Document made available under **Patent Cooperation Treaty (PCT)**

International application number: PCT/JP05/012631

International filing date:

01 July 2005 (01.07.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-197296

Filing date:

02 July 2004 (02.07.2004)

Date of receipt at the International Bureau: 22 July 2005 (22.07.2005)

Remark:

Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

01.7.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 7月 2日

出 顯 番 号 Application Number:

特願2004-197296

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

番号
The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

JP2004-197296

出願人

Applicant(s):

日本電気株式会社 エヌイーシーコンピュータテクノ株式会社

2005年 6月 9日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願 【整理番号】 33510057 平成16年 7月 2日 【提出日】 【あて先】 特許庁長官 殿 【国際特許分類】 G06F 13/00 G06F 15/00 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 【氏名】 細見 岳生 【発明者】 山梨県甲府市大津町1088-3 エヌイーシーコンピュータテ 【住所又は居所】 クノ株式会社内 渡辺 佳晃 【氏名】 【特許出願人】 【識別番号】 000004237 日本電気株式会社 【氏名又は名称】 【特許出願人】 【識別番号】 000168285 【氏名又は名称】 エヌイーシーコンピュータテクノ株式会社 【代理人】 【識別番号】 100102864 【弁理士】 工藤 実 【氏名又は名称】 【手数料の表示】 【予納台帳番号】 053213 【納付金額】 16,000円 【提出物件の目録】 特許請求の範囲 【物件名】 【物件名】 明細書 1 図面 1 【物件名】

要約書 1

9715177

0016289

【物件名】

【包括委任状番号】

【包括委任状番号】

【曹類名】特許請求の範囲

【請求項1】

ネットワークに接続された複数のプロセッサノードと、

前記ネットワークに接続された複数の入出力ノードと、

複数の入出力コントローラとを具備し、

前記複数のプロセッサノードの各々には、

複数のプロセッサと、

複数のデータを格納する主記憶部と、

前記複数のデータの各々に対してアクセス要求を受け付けることが可能なフリー状態情報が格納されたディレクトリと、

前記複数のプロセッサと前記主記憶部と前記ディレクトリとに接続されたメモリコントローラとが設けられ、

前記複数の入出力ノードの各々には、

ライトメッセージを発行する複数の入出力デバイスが設けられ、

前記複数の入出力ノードのうちの第1入出力ノードの前記複数の入出力デバイスによって1番目からM番目(Mは1以上の整数である)までのM個のデータに対するM個のライトメッセージが発行されたとき、前記複数の入出力コントローラのうちの第1入出力コントローラは、前記M個のそれぞれのデータに対するM個のライトトランザクションを開始し、前記M個のデータのうちのある第Iデータ(Iは、I=1、2、…、Mを満たす整数の何れか)は、前記複数のプロセッサノードのうちの第1プロセッサノードをホームとするデータであり、第Iライトメッセージは前記第1プロセッサノードの前記主記憶部に格納された前記複数のデータのうちの第Iデータの値を第Iライトメッセージで指定される値に更新するための命令であり、前記第1入出力コントローラは、前記第Iライトトランザクションの処理として、第I書き込み要求メッセージを前記第1プロセッサノードに前記ネットワークを介して出力し、

前記第1プロセッサノードの前記メモリコントローラは、前記第 I 書き込み要求メッセージを受け取ったとき、前記第 I データに対して、前記フリー状態情報に代えて、前記第 I データに対するプロセッサや入出力デバイスからの読み出し要求や他の書き込み要求メッセージを受け付けることができないライトロック状態情報を前記第 1 プロセッサノードの前記ディレクトリに格納し、前記第 I 書き込み要求メッセージに対して第 I 書き込み許可メッセージを前記第 1 入出力コントローラに前記ネットワークを介して出力し、

前記第1入出力コントローラは、

前記第I書き込み許可メッセージを受け取ったときに第Iライトトランザクションの更新メッセージ発行処理を行い、

前記第1入出力コントローラは、前記更新メッセージ発行処理において、

第1から第1書き込み許可トランザクションまでのI個の書き込み許可メッセージを既に受け取っているか否かを検査し、

前記I個の書き込み許可メッセージをまだ受け取っていなければ、第I更新メッセージ 発行処理を終了し、

前記I個の書き込み許可メッセージを既に受け取っているとき、

前記第I ライトメッセージで指定される値を含む第I 更新メッセージを前記第1 プロセッサノードに前記ネットワークを介して出力して第I ライトトランザクションを完了させ、(I+1)がM以下であれば第(I+1)ライトトランザクションの更新メッセージ発行処理を行い、(I+1)がMより大きければ前記第I 更新メッセージ発行処理を終了し

前記第1プロセッサノードの前記メモリコントローラは、前記第I更新メッセージを受け取ったとき、前記第Iデータに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第1プロセッサノードの前記ディレクトリに格納すると共に、前記第1プロセッサノードの前記主記憶部に格納された前記第Iデータの値を前記第I更新メッセージで指定される値に更新する

マルチプロセッサシステム。

【請求項2】

請求項1に記載のマルチプロセッサシステムにおいて、

前記複数の入出力ノードには、それぞれ、前記複数の入出力コントローラが更に設けられ、

前記複数の入出力ノードの各々の入出力コントローラ (50-j)には、

前記複数の入出力ノードの各々の前記複数の入出力デバイスによって発行される前記M個のライトメッセージを調停するセレクタが更に設けられている

マルチプロセッサシステム。

【請求項3】

請求項1に記載のマルチプロセッサシステムにおいて、

前記ネットワークには、前記複数の入出力コントローラが更に接続され、

前記複数の入出力ノードの各々には、

前記複数の入出力ノードの各々の前記複数の入出力デバイスによって発行される前記M 個のライトメッセージを調停するセレクタが更に設けられている

マルチプロセッサシステム。

【請求項4】

請求項1に記載のマルチプロセッサシステムにおいて、

前記複数のプロセッサノードには、それぞれ、前記複数の入出力コントローラが更に設けられ、

前記複数の入出力ノードの各々には、

前記複数の入出力ノードの各々の前記複数の入出力デバイスによって発行される前記M 個のライトメッセージを調停するセレクタが更に設けられている

マルチプロセッサシステム。

【請求項5】

請求項1に記載のマルチプロセッサシステムにおいて、

前記複数のプロセッサノードと前記複数の入出力ノードとは、それぞれ複数のノードを 構成し、

前記複数のノードの各々には、

前記複数のノードの各々の前記複数の入出力デバイスによって発行される前記M個のライトメッセージを調停するセレクタが更に設けられている

マルチプロセッサシステム。

【請求項6】

請求項1~5のいずれかに記載のマルチプロセッサシステムにおいて、

前記第1プロセッサノードの前記メモリコントローラは、前記第1データに対して前記ライトロック状態情報が前記第1プロセッサノードの前記ディレクトリに格納されているときに、前記第1データに対する前記第1書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記第1書き込み要求メッセージに対して第1開放要求メッセージを前記第1入出力コントローラに前記ネットワークを介して出力し、

前記第1入出力コントローラは、前記第I開放要求メッセージを受けて前記第I書き込み要求メッセージを前記第1プロセッサノードの前記メモリコントローラに前記ネットワークを介して出力すると共に、開放処理を行い、

前記第1入出力コントローラは、前記開放処理において、第Kライトトランザクション $\{K$ は、K=I+1、I+2、…、Mを満たす整数であり、I+1は、I<(I+1)<Mを満たす整数であり、I+2は、(I+1)<(I+2)<Mを満たす整数である $\{K\}$ の進捗を検査し、

未だ第K書き込み要求メッセージを発行していない場合、第K書き込み要求メッセージ の発行を停止し、

既に第K書き込み要求メッセージを発行し第K書き込み許可メッセージを受け取っている場合、第K開放メッセージを前記第Kデータのホームである第2プロセッサノードに前

出証特2005-3049870

記ネットワークを介して出力し、

既に第K書き込み要求メッセージを発行しまだ第K書きこみ許可メッセージを受け取っていない場合は、第K書き込み許可メッセージを受け取った時点で前記第K開放メッセージの発行を行い、

前記第2プロセッサノードの前記メモリコントローラは、前記第K開放メッセージを受け取ったとき、前記第Kデータに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第2プロセッサノードの前記ディレクトリに格納する

マルチプロセッサシステム。

【請求項7】

請求項1~5のいずれかに記載のマルチプロセッサシステムにおいて、

前記ディレクトリに格納される状態情報には、さらに割り込み可ライトロック状態情報 とリクエストロック状態情報を含み、

前記第1入出力コントローラが第I書き込み要求メッセージを発行する際に、第1から第(I-1)書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み要求メッセージを発行し、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第1データの状態情報がフリー状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラは、前記第1強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第1データに対する他の強・弱書き込み要求メッセージ両方を受け付けることができないライトロック状態情報を前記第1プロセッサノードの前記ディレクトリに格納し、第1書き込み許可メッセージを前記第1入出力コントローラに前記ネットワークを介して出力し、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第Iデータの状態情報がフリー状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラは、前記第I 弱書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第I データに対する他の弱書き込み要求メッセージを受け付けることができない割り込み可ライトロック状態情報を前記第1プロセッサノードの前記ディレクトリに格納し、第I 書き込み許可メッセージを前記第1入出力コントローラに前記ネットワークを介して出力し、

前記割り込み可ライトロック状態情報は、この状態にした弱書き込み要求メッセージを 発行した入出力コントローラを特定する情報を含み、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第Iデータの状態情報が前記ライトロック状態情報あるいはリクエストロック状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラは、前記第I強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第I不許可メッセージを前記第1入出力コントローラに前記ネットワークを介して出力し、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第Iデータの状態情報が前記ライトロック状態に格納されている前記第Iデータの状態情報が前記割り込み可ライトロック状態情報、前記ライトロック状態情報、あるいはリクエストロック状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラは、前記第I弱書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第I不許可メッセージを前記第1入出力コントローラに前記ネットワークを介して出力し、

前記第1入出力コントローラは、前記第1不許可メッセージを受け取ったとき、第1から第(I-1) 書き込み許可メッセージまでの(I-1) 個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I 強書き込み要求メッセージを、受け取り済みでなければ第I 弱書き込み要求メッセージを発行し、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第1データの状態

情報が前記割り込み可ライトロック状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラは、前記第 I 強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記割り込み可ライトロック状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第 I データに対する他の弱書き込み要求メッセージを受け付けることができないリクエストロック状態情報を前記第 1 プロセッサノードの前記ディレクトリに格納し、第 I 再試行要求メッセージを前記ディレクトリに格納された入出力コントローラを特定する情報が指す第 2 入出力コントローラに宛てて前記ネットワークを介して出力し、

前記第 I 再試行要求メッセージを受け取った前記第 2 入出力コントローラは、再試行処理を行う

マルチプロセッサシステム。

【請求項8】

請求項7に記載のマルチプロセッサシステムにおいて、

前記第2入出力コントローラが行う再試行処理は、

第 I 開放メッセージを前記第 1 プロセッサノードの前記メモリコントローラに前記ネットワークを介して出力し、

前記第Iデータとアドレスを同じくするライトトランザクションで書き込み許可メッセージを受け取り済みのものに関して、まだ更新メッセージを発行していなければ更新メッセージの発行を停止して、前記第I開放メッセージの発行後に、前記第1プロセッサノードに宛てて書き込み要求メッセージを発行し、

前記第 I 開放メッセージを受けた前記第 1 プロセッサノードの前記メモリコントローラは、前記リクエストロック状態情報に代えてライトロック状態情報を前記第 1 プロセッサノードの前記ディレクトリに格納し、第 I 書き込み許可メッセージを前記第 1 入出力コントローラに宛てて前記ネットワークを介して出力する

マルチプロセッサシステム。

【請求項9】

複数のプロセッサノードと、複数の入出力ノードと、複数の入出力コントローラとを具備し、

前記複数のプロセッサノードの各々には、複数のプロセッサと、複数のデータを格納する主記憶部と、前記複数のデータの各々に対してアクセス要求を受け付けることが可能なフリー状態情報が格納されたディレクトリと、前記複数のプロセッサと前記主記憶部と前記ディレクトリとに接続されたメモリコントローラとが設けられ、

前記複数の入出力ノードの各々には、ライトメッセージを発行する複数の入出力デバイスが設けられた、

マルチプロセッサシステムに適用されるメモリアクセス処理方法であって、

前記メモリアクセス処理方法は、

前記複数の入出力ノードのうちの第1入出力ノードの前記複数の入出力デバイスによって1番目からM番目(Mは1以上の整数である)までのM個のデータに対するM個のライトメッセージが発行されたとき、前記複数の入出力コントローラのうちの第1入出力コントローラが、前記M個のそれぞれのデータに対するM個のライトトランザクションを開始し、前記M個のデータのうちのある第Iデータ(Iは、I=1、2、…、Mを満たす整数の何れか)は、前記複数のプロセッサノードのうちの第1プロセッサノードをホームとするデータであり、第Iライトメッセージは前記第1プロセッサノードの前記主記憶部に格納された前記複数のデータのうちの第Iデータの値を第Iライトメッセージで指定される値に更新するための命令であり、前記第1入出力コントローラが、前記第Iライトトランザクションの処理として、第I書き込み要求メッセージを前記第1プロセッサノードに出力するステップと、

前記第1プロセッサノードの前記メモリコントローラが、前記第 I 書き込み要求メッセージを受け取ったとき、前記第 I データに対して、前記フリー状態情報に代えて、前記第 I データに対するプロセッサや入出力デバイスからの読み出し要求や他の書き込み要求メ

ッセージを受け付けることができないライトロック状態情報を前記第1プロセッサノード の前記ディレクトリに格納し、前記第1書き込み要求メッセージに対して第1書き込み許 可メッセージを前記第1入出力コントローラに出力するステップと、

前記第1入出力コントローラが、前記第I 書き込み許可メッセージを受け取ったとき、 第I ライトトランザクションの処理として更新メッセージ発行処理を行うステップとを含 み、

前記第1入出力コントローラが行う前記更新メッセージ発行処理は、

第1から第1書き込み許可メッセージまでのI個の書き込み許可メッセージを既に受け取っているか否かを検査するステップと、

前記I個の書き込み許可メッセージをまだ受け取っていなければ、前記第I更新メッセージ発行処理を終了するステップと、

前記 I 個の書き込み許可メッセージを既に受け取っていれば、前記第 I ライトメッセージで指定される値を含む第 I 更新メッセージを前記第 I プロセッサノードに出力して第 I ライトトランザクションを完了させ、 (I+1) がM以下であれば第 (I+1) ライトトランザクションの更新メッセージ発行処理を行い、 (I+1) がMより大きければ前記第 I 更新メッセージ発行処理を終了するステップとを含み、

前記メモリアクセス処理方法は、更に、

前記第Iプロセッサノードの前記メモリコントローラが、前記第I更新メッセージを受け取ったとき、前記第Iデータに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第Iプロセッサノードの前記ディレクトリに格納すると共に、前記第Iプロセッサノードの前記主記憶部に格納された前記第Iデータの値を前記第I更新メッセージで指定される値に更新するステップと

を含むメモリアクセス処理方法。

【請求項10】

請求項9に記載のメモリアクセス処理方法において、

更に、

前記複数の入出力ノードの各々の前記複数の入出力デバイスによって発行される前記M個のライトメッセージを調停するステップ

を含むメモリアクセス処理方法。

【請求項11】

請求項9又は10に記載のメモリアクセス処理方法において、

更に、

前記第 I データに対して前記ライトロック状態情報が前記第 I プロセッサノードの前記 ディレクトリに格納されているときに、前記第 I プロセッサノードの前記メモリコントローラが、前記第 I データに対する前記第 I 書き込み要求メッセージを前記第 I 入出力コントローラから受け取った場合、前記第 I 書き込み要求メッセージに対して第 I 開放要求メッセージを前記第 I 入出力コントローラに出力するステップと、

前記第1入出力コントローラが、前記第I開放要求メッセージを受けて前記第I書き込み要求メッセージを前記第1プロセッサノードの前記メモリコントローラに出力すると共に、開放処理を行なうステップとを含み、

前記開放処理を行なうステップは、

前記第 I データに後続する第 K ライトトランザクション $\{K$ は、K=I+1、I+2、…、M を満たす整数であり、I+1 は、I < (I+1) < M を満たす整数であり、I+2 は、(I+1) < (I+2) < M を満たす整数である $\{M\}$ の進捗を検査し、未だ第 $\{M\}$ を要求メッセージを発行していない場合、第 $\{M\}$ を表し、また第 $\{M\}$ を存むするステップと、

既に第K書き込み要求メッセージを発行し第K書き込み許可メッセージを受け取っている場合、第K開放メッセージを前記第Kデータのホームである第2プロセッサノードの前記メモリコントローラに出力するステップと、

既に第K書き込み要求メッセージを発行しまだ第K書き込み許可メッセージを受け取っ

ていない場合は、第K書き込み許可メッセージを受け取った時点で前記第K開放メッセージの発行を行うステップとを含み、

前記メモリアクセス処理方法は、更に、

前記第2プロセッサノードの前記メモリコントローラが、前記第K開放メッセージを受け取ったとき、前記第Iデータに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第2プロセッサノードの前記ディレクトリに格納するステップを含むメモリアクセス処理方法。

【請求項12】

請求項9又は10に記載のメモリアクセス処理方法において、

前記ディレクトリに格納される状態情報には、さらに割り込み可ライトロック状態情報 とリクエストロック状態情報を含み、

前記メモリアクセス処理方法は、更に、

前記第1入出力コントローラが第I書き込み要求メッセージを発行する際に、第1から第(I-1)書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み要求メッセージを発行するステップと、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第1データの状態情報がフリー状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラが、前記第1強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第1データに対する他の強・弱書き込み要求メッセージ両方を受け付けることができないライトロック状態情報を前記第1プロセッサノードの前記ディレクトリに格納し、第1書き込み許可メッセージを前記第1入出力コントローラに出力するステップと、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第1データの状態情報がフリー状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラが、前記第1弱書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第1データに対する他の弱書き込み要求メッセージを受け付けることができない割り込み可ライトロック状態情報を前記第1プロセッサノードの前記ディレクトリに格納し、第1書き込み許可メッセージを前記第1入出力コントローラに出力するステップと、

前記割り込み可ライトロック状態情報は、この状態にした弱書き込み要求メッセージを 発行した入出力コントローラを特定する情報を含み、

前記メモリアクセス処理方法は、更に、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第1データの状態情報が前記ライトロック状態情報あるいはリクエストロック状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラが、前記第1強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第1不許可メッセージを前記第1入出力コントローラに出力するステップと、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第Iデータの状態情報が前記ライトロック状態に格納されている前記第Iデータの状態情報が前記割り込み可ライトロック状態情報、前記ライトロック状態情報、あるいはリクエストロック状態情報であるときに、前記第1プロセッサノードの前記メモリコントローラが、前記第I弱書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第I不許可メッセージを前記第1入出力コントローラに出力するステップと、

前記第1入出力コントローラが、前記第I不許可メッセージを受け取ったとき、第1から第(I-1)書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み要求メッセージを発行するステップと、

前記第1プロセッサノードの前記ディレクトリに格納されている前記第Iデータの状態 情報が前記割り込み可ライトロック状態情報であるときに、前記第1プロセッサノードの 前記メモリコントローラが、前記第I強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、前記割り込み可ライトロック状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第Iデータに対する他の弱書き込み要求メッセージを受け付けることができないリクエストロック状態情報を前記第1プロセッサノードの前記ディレクトリに格納し、第I再試行要求メッセージを前記ディレクトリに格納された入出力コントローラを特定する情報が指す第2入出力コントローラに宛てて出力するステップと、

前記第 I 再試行要求メッセージを受け取った前記第 2 入出力コントローラが、再試行処理を行うステップと

を含むメモリアクセス処理方法。

【請求項13】

請求項12に記載のメモリアクセス処理方法において、

前記第2入出力コントローラが再試行処理を行うステップは、

第 I 開放メッセージを前記第 1 プロセッサノードの前記メモリコントローラに出力する ステップと、

前記第1データとアドレスを同じくするライトトランザクションで書き込み許可メッセージを受け取り済みのものに関して、まだ更新メッセージを発行していなければ更新メッセージの発行を停止して、前記第1開放メッセージの発行後に、前記第1プロセッサノードに宛てて書き込み要求メッセージを発行するステップと、

前記第 I 開放メッセージを受けた前記第 1 プロセッサノードの前記メモリコントローラは、前記リクエストロック状態情報に代えてライトロック状態情報を前記第 1 プロセッサノードの前記ディレクトリに格納し、第 I 書き込み許可メッセージを前記第 1 入出力コントローラに宛てて出力するステップと

を含むメモリアクセス処理方法。

【書類名】明細書

【発明の名称】マルチプロセッサシステムおよびメモリアクセス処理方法 【技術分野】

[0001]

本発明は、メモリを共有する密結合型のマルチプロセッサシステムに関し、入出力デバイスからのメモリアクセスを処理するマルチプロセッサシステムおよびメモリアクセス処理方法に関する。

【背景技術】

[0002]

PCIバス仕様リビジョン2.1等の規定では、PCIバス上の入出力デバイスを要求元にしたライトメッセージは順序を保障しなければならないという制約がある。即ち、先行のメッセージが完了してから後続のメッセージが完了することを保障しなければならない。

· [0003]

図1はディレクトリ方式によってデータの一貫性を維持するマルチプロセッサシステムの構成を示す図である。マルチプロセッサシステムは、複数のプロセッサノード101-101-m (mは1以上の整数) と、複数の入出力ノード103-101-m (nは1以上の整数) とを具備している。複数のプロセッサノード101-101-m と複数の入出力ノード103-102に接続され、外部からのクロックに応じて動作する。プロセッサノード101-i(i=1, 2, …、m)には、プロセッサ110-i-1、110-i-2と、ディレクトリ120-iと、主記憶部(メモリ)130-iと、メモリコントローラ140-iとが設けられている。入出力ノード103-j(j=1, 2, …、n)は、入出力コントローラ150-jと、外部からの命令によりメッセージを発行する複数の入出力デバイス160-j-1、160-j-2とが設けられている。

主記憶部130-iには、複数のデータが格納されている。複数のデータの各々は、その内容を表す値を含んでいる。

[0004]

図1に示すようなマルチプロセッサシステムにおいて前記ライトメッセージの順序制約 を満たす従来技術を紹介する。特許文献1の[発明が解決しようとする課題]に記載された技術(以降、従来技術1)は、先行するライトメッセージの完了が保障されるまで後続するライトメッセージの発行を留めることでこの制約を満たすというものである。

[0005]

図2を参照しながら、順序制約のあるライトメッセージが連続して発行された場合の従来技術1の動作を説明する。図2は、入出力デバイス160-1-1が、データA、B、Cに対するライトメッセージをそれぞれステップ1、2、3で発行した場合の動作を示している。ここで、データAおよびデータBはプロセッサノード1-1をホームとし、データCはプロセッサノード1-2をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0006]

入出力コントローラ150-1は、ステップ2にて、入出力デバイス160-1-1からのライトメッセージとしてライトAメッセージを受け取る。このとき、入出力コントローラ150-1は、ステップ3にて、ライトAメッセージで指定される値を含む更新Aメッセージをホームのメモリコントローラ140-1に宛ててネットワーク102に出力する。

メモリコントローラ140-1は、ステップ4にて、入出力コントローラ150-1からの更新Aメッセージを受けて、主記憶部130-1に格納されたデータの値を更新Aメッセージで指定される値に更新する。このとき、メモリコントローラ140-1は、ステップ5にて、入出力コントローラ150-1に宛ててネットワーク102に完了Aメッセージを出力する。

入出力コントローラ150-1は、ステップ6にて、メモリコントローラ140-1からの完了Aメッセージを受け取り、先行するライトAが完了したことを認識する。

[0007]

入出力コントローラ150-1は、ステップ3にて、第2ライトメッセージとしてライトBメッセージを受け取る。このとき、入出力コントローラ150-1は、先行するライトAメッセージが完了するステップ6までライトBメッセージを留め置き、ステップ7にて、ライトBメッセージで指定される値を含む更新Bメッセージをメモリコントローラ140-1に宛ててネットワーク102に出力する。

メモリコントローラ140-1は、ステップ8にて、入出力コントローラ150-1からの更新Bメッセージを受けて、主記憶部130-1に格納されたデータの値を更新Bメッセージで指定される値に更新する。このとき、メモリコントローラ140-1は、ステップ9にて、入出力コントローラ150-1に宛ててネットワーク102に完了Bメッセージを出力する。

入出力コントローラ150-1は、ステップ10にて、メモリコントローラ140-1 からの完了Bメッセージを受け取り、先行するライトBが完了したことを認識する。

[0008]

入出力コントローラ150-1は、ステップ4にて、第3ライトメッセージとしてライト C メッセージを受け取る。このとき、入出力コントローラ150-1は、先行するライト A メッセージおよびライト B メッセージが両方とも完了するステップ10までライト C メッセージを留め置き、ステップ11にて、ライト C メッセージで指定される値を含む更新 C メッセージをメモリコントロー140-2に宛ててネットワーク102に出力する。

メモリコントローラ140-2は、ステップ12にて、入出力コントローラ150-1からの更新Cメッセージを受けて、主記憶部130-2に格納されたデータの値を更新Cメッセージで指定される値に更新する。このとき、メモリコントローラ140-2は、ステップ13にて、入出力コントローラ150-1に宛ててネットワーク102に完了Cメッセージを出力する。

入出力コントローラ150-1は、ステップ14にて、メモリコントローラ140-2からの完了Cメッセージを受け取り、ライトCが完了したことを認識する。

[0009]

このように、入出力コントローラ150-jは、先行するライトメッセージが完了してから次のライトメッセージを発行することで、入出力デバイス160-j-1、60-j-2が発行した複数のライトメッセージの順序を保障することができる。しかし、3つのライトメッセージを処理するのに14ステップを要する。

[0010]

このライトメッセージを処理するのに要する時間が長く、性能が劣化する問題を解決する従来技術(従来技術2)が特許文献1に記載されている。この技術は、同一プロセッサノードを宛先とするライトメッセージの連続発行、即ち先行するメッセージの完了が保障される前に後続するメッセージを発行することを可能とするものである。

[0011]

図3を参照しながら、従来技術2の動作を説明する。

[0012]

入出力コントローラ150-1は、ステップ2にて、第1ライトメッセージとしてライトAメッセージを受け取り、ライトAメッセージがメモリコントローラ140-1をホームとするライトであることを認識する。このとき、入出力コントローラ150-1は、ステップ3にて、ライトAメッセージで指定される値を含む更新Aメッセージをホームのメモリコントロー140-1に宛ててネットワーク102に出力する。

メモリコントローラ140-1は、ステップ4にて、入出力コントローラ150-1からの更新Aメッセージを受けて主記憶部130-1のデータを更新する。このとき、メモリコントローラ140-1は、ステップ5にて、入出力コントローラ150-1に宛ててネットワーク102に完了Aメッセージを出力する。

入出力コントローラ150-1は、ステップ6にて、メモリコントローラ140-1からの完了Aメッセージを受け取り、先行するライトAメッセージが完了したことを認識する。

[0013]

入出力コントローラ150-1は、ステップ3にて、第2ライトメッセージとしてライトBメッセージを受け取り、ライトBメッセージがメモリコントローラ140-1をホームとするライトであることを認識し、先行するライトAメッセージと同じホーム(メモリコントローラ140-1)であることを認識する。このとき、入出力コントローラ150-1は、ライトAメッセージの完了を待つことなく、ステップ4にて、ライトBメッセージで指定される値を含む更新Bメッセージをホームのメモリコントロー140-1に宛ててネットワーク102に出力する。

メモリコントローラ140-1は、ステップ5にて、入出力コントローラ150-1からの更新Bメッセージを受けて主記憶部130-1のデータを更新する。このとき、メモリコントローラ140-1は、ステップ6にて、入出力コントローラ150-1に宛ててネットワーク102に完了Bメッセージを出力する。

入出力コントローラ150-1は、ステップ7にて、メモリコントローラ140-1からのステップ7で完了Bメッセージを受け取る。

[0014]

入出力コントローラ150-1は、ステップ4にて、第3ライトメッセージとしてライト C メッセージを受け取り、ライト C メッセージがメモリコントローラ140-2をホームとするライトであることを認識し、先行するライト A メッセージ、ライト B メッセージとはホーム(メモリコントローラ140-1)が異なることを認識する。このとき、入出力コントローラ150-1は、両ライトメッセージ(ライト A メッセージ、ライト B メッセージ)とも完了するステップ A までライト A メッセージを留め置き、ステップ A にて、ライト A ステップ A にて、ライト A ステップ A にて、ライト A ステップ A にて、コイト A ステップ A にて、カイト A ステップ A に

メモリコントローラ140-2は、ステップ9にて、入出力コントローラ150-1からの更新Cメッセージを受けて主記憶部130-2のデータを更新する。このとき、メモリコントローラ140-2は、ステップ10にて、入出力コントローラ150-1に宛ててネットワーク102に完了Cメッセージを出力する。

入出力コントローラ150-1は、ステップ11にて、メモリコントローラ140-1からの完了Cメッセージを受け取り、ライトCが完了したことを認識する。

[0015]

このように、入出力コントローラ150-jは、ホームを同じにするライトメッセージについては連続して発行し、ホームが異なるライトメッセージについては先行するライトメッセージが完了してから発行する。ネットワーク102は2点間のメッセージの順序を保障するので、上記例ではライトAメッセージとライトBメッセージはその順でメモリコントローラ140-1に到着することが保障される。そのため、ライトAメッセージを追い越してライトBメッセージが先にメモリコントローラ140-1で処理されることはなく順序を保障することができる。

[0016]

しかし、この従来技術 2 でも 3 つのライトメッセージを処理するのに 1 1 ステップを要する。

[0017]

【特許文献1】特開2001-216259号公報

【発明の開示】

【発明が解決しようとする課題】

[0018]

上記の従来技術 1、従来技術 2 では、入出力コントローラが、異なるプロセッサノード を宛先とする入出力デバイスからの複数のライトメッセージを連続して処理することがで きない。このため、入出力コントローラがライトメッセージの処理を行う場合に要する時間は、長くなってしまう。

[0019]

本発明の課題は、入出力コントローラが、異なるプロセッサノードを宛先とする入出力 デバイスからの複数のライトメッセージを連続して処理することができるマルチプロセッ サシステムを提供することにある。

本発明の他の課題は、入出力コントローラがライトメッセージの処理を行う場合に要する時間を短くすることができるマルチプロセッサシステムを提供することにある。

【課題を解決するための手段】

[0020]

以下に、 [発明を実施するための最良の形態] で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、 [特許請求の範囲] の記載と [発明を実施するための最良の形態] の記載との対応関係を明らかにするために付加されたものであるが、 [特許請求の範囲] に記載されている発明の技術的範囲の解釈に用いてはならない。

[0021]

本発明のマルチプロセッサシステムは、ネットワーク(2)に接続された複数のプロセッサノード $(1-1\sim1-m)$ (mは1以上の整数である)と、前記ネットワーク(2)に接続された複数の入出力ノード $(3-1\sim3-n)$ (nは1以上の整数である)と、複数の入出力コントローラとを具備している。

前記複数のプロセッサノードの各々(1-i)(i=1、2、…、m)には、複数のプロセッサ(10-i-1、10-i-2)と、複数のデータを格納する主記憶部(30-i)と、前記複数のデータの各々に対してアクセス要求を受け付けることが可能なフリー状態情報が格納されたディレクトリ(20-i)と、前記複数のプロセッサ(10-i-11、10-i-21 と前記主記憶部(30-i1)と前記ディレクトリ(20-i1)とに接続されたメモリコントローラ(40-i1)とが設けられている。

前記複数の入出力ノードの各々(3-j)(j=1、2、…、n)には、ライトメッセージを発行する複数の入出力デバイス(60-j-1、60-j-2)が設けられている

前記複数の入出力ノード(3-1-3-n)のうちの第1入出力ノード(3-1)の前記複数の入出力デバイス(60-1-1、60-1-2)によって1番目からM番目(Mは1以上の整数である)までのM個のデータに対するM個のライトメッセージが発行されたとき、前記複数の入出力コントローラのうちの第1入出力コントローラは、前記M個のそれぞれのデータに対するM個のライトトランザクションを開始する。前記M個のデータのうちのある第Iデータ(I は、I=1、2、…、M を満たす整数の何れか)は、前記複数のプロセッサノード(1-1-1-1)のうちの第1プロセッサノード(1-1-1)をホームとするデータである。第I ライトトランザクションは前記第1プロセッサノード(1-1)の前記主記憶部(30-1)に格納された前記複数のデータのうちの第I データの値を第I ライトトランザクションで指定される値に更新するための命令である。前記第1入出力コントローラは、前記第I ライトトランザクションの処理として、第I 書き込み要求メッセージを前記第1プロセッサノード(1-1)に前記ネットワーク(2)を介して出力する。

前記第1プロセッサノード (1-i) の前記メモリコントローラ (40-i) は、前記第I 書き込み要求メッセージを受け取ったとき、前記第I データに対して、前記フリー状態情報に代えて、前記第I データに対するプロセッサや入出力デバイスからの読み出し要求や他の書き込み要求メッセージを受け付けることができないライトロック状態情報を前記第1 プロセッサノード (1-i) の前記ディレクトリ (20-i) に格納し、前記第I 書き込み要求メッセージに対して第I 書き込み許可メッセージを前記第1 入出力コントローラに前記ネットワーク (2) を介して出力する。

前記第 I 書き込み許可メッセージを受け取ったときに第 I ライトトランザクションの更出証特 2 0 0 5 - 3 0 4 9 8 7 0

新メッセージ発行処理を行う。前記第1入出力コントローラは、前記更新メッセージ発行処理において、第1から第 I 書き込み許可トランザクションまでの I 個の書き込み許可メッセージを既に受け取っているか否かを検査し、前記 I 個の書き込み許可メッセージをまだ受け取っていなければ、第 I 更新メッセージ発行処理を終了し、前記 I 個の書き込み許可メッセージを既に受け取っているとき、前記第 I ライトメッセージで指定される値を含む第 I 更新トランザクションを前記第 1 プロセッサノードに前記ネットワーク(2)を介して出力して第 I ライトトランザクションを完了させ、(I+1)がM以下であれば第(I+1)ライトトランザクションの更新メッセージ発行処理を行い、(I+1)がMより大きければ前記第 I 更新メッセージ発行処理を終了する。

前記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i)は、前記第 I 更新メッセージを受け取ったとき、前記第 I データに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第 1 プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納すると共に、前記第 1 プロセッサノード(1-i)の前記主記憶部(30-i)に格納された前記第 1 データの値を前記第 1 更新メッセージで指定される値に更新する。

[0022]

本発明のマルチプロセッサシステムにおいて、前記複数の入出力ノード($3-1\sim3-n$)には、それぞれ、前記複数の入出力コントローラ($50-1\sim50-n$)が更に設けられている。

前記複数の入出力ノードの各々(3-j)(j=1、2、…、n)の入出力コントローラ(50-j)には、前記複数の入出力ノードの各々(3-j)の前記複数の入出力デバイス(60-j-1、60-j-2)によって発行される前記M個のライトメッセージを調停するセレクタ(71-j)が更に設けられている。

[0023]

本発明のマルチプロセッサシステムにおいて、前記ネットワーク(2)には、前記複数の入出力コントローラ($52-1\sim52-n$)が更に接続されている。

前記複数の入出力ノードの各々(3-j)(j=1、2、…、n)には、前記複数の入出力ノードの各々(3-j)の前記複数の入出力デバイス(60-j-1、60-j-2)によって発行される前記M個のライトメッセージを調停するセレクタ(51-j)が更に設けられている。

[0024]

本発明のマルチプロセッサシステムにおいて、前記複数のプロセッサノード($1-1\sim 1-m$)には、それぞれ、前記複数の入出力コントローラ($52-1\sim52-m$)(図示しない)が更に設けられている。

前記複数の入出力ノードの各々(3-j)(j=1、2、…、n)には、前記複数の入出力ノードの各々(3-j)の前記複数の入出力デバイス(60-j-1、60-j-2)によって発行される前記M個のライトメッセージを調停するセレクタ(51-j)が更に設けられている。

[0025]

本発明のマルチプロセッサシステムにおいて、前記複数のプロセッサノード($1-1\sim1-m$)と前記複数の入出力ノード($3-1\sim3-n$)とは、それぞれ複数のノード(図示しない)(m=n)を構成する。

前記複数のノード(図示しない)の各々には、前記複数のノード(図示しない)の各々の前記複数の入出力デバイス(60-j-1、60-j-2)によって発行される前記M個のライトメッセージを調停するセレクタ(51-j)が更に設けられている。

[0026]

本発明のマルチプロセッサシステムにおいて、前記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i)は、前記第1データに対して前記ライトロック状態情報が前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されているときに、前記第1データに対する前記第1書き込み要求メッセージを前記第1入出

6/

カコントローラから受け取った場合、前記第I書き込み要求メッセージに対して第I開放 要求メッセージを前記第1入出力コントローラに前記ネットワーク(2)を介して出力す る。

前記第1入出力コントローラは、前記第Ⅰ開放要求メッセージを受けて前記第Ⅰ書き込 み要求メッセージを前記第1プロセッサノード(1-i)の前記メモリコントローラ(4 0-i) に前記ネットワーク (2) を介して出力すると共に、開放処理を行なう。

前記第1入出力コントローラは、前記開放処理において、第Kライトトランザクション $\{Kは、K=I+1、I+2、…、Mを満たす整数であり、I+1は、I< (I+1) < \}$ Mを満たす整数であり、I+2は、(I+1)< (I+2) <Mを満たす整数である の 進捗を検査し、未だ第K書き込み要求メッセージを発行していない場合、第K書き込み要 求メッセージの発行を停止する。既に第K書き込み要求トランザクションを発行し第K書 き込み許可トランザクションを受け取っている場合、前記第1入出力コントローラは、第 K開放トランザクションを前記第Kデータのホームである第2プロセッサノード(1-k)(k = 1 、 2 、…、 m)に前記ネットワーク(2)を介して出力する。既に第 K 書き込 み要求メッセージを発行しまだ第K書きこみ許可メッセージを受け取っていない場合は、 前記第1入出力コントローラは、第K書き込み許可メッセージを受け取った時点で前記第 K開放メッセージの発行を行う。

前記第2プロセッサノード(1-k)の前記メモリコントローラ(40-k)は、前記 第K開放メッセージを受け取ったとき、前記第Kデータに対して前記ライトロック状態情 報に代えて前記フリー状態情報を前記第2プロセッサノード(1-k)の前記ディレクト リ(20-k)に格納する。

[0027]

前記ディレクトリ(20-i)に格納される状態情報には、さらに割り込み可ライトロ ック状態情報とリクエストロック状態情報を含んでいる。

前記第1入出力コントローラが第I書き込み要求メッセージを発行する際に、第1から 第(I-1)書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既 に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージ を、受け取り済みでなければ第I弱書き込み要求メッセージを発行する。

前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されてい る前記第Ⅰデータの状態情報がフリー状態情報であるときに、前記第1プロセッサノード (1-i) の前記メモリコントローラ (40-i) は、前記第 I 強書き込み要求メッセー ジを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プ ロセッサや入出力デバイスからの読み出し要求や、前記第Ⅰデータに対する他の強・弱書 き込み要求メッセージ両方を受け付けることができないライトロック状態情報を前記第1 プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、第1書き込み許 可メッセージを前記第1入出力コントローラに前記ネットワーク(2)を介して出力する

前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されてい る前記第 I データの状態情報がフリー状態情報であるときに、前記第 1 プロセッサノード (1-i) の前記メモリコントローラ (4 O-i) は、前記第 I 弱書き込み要求メッセー ジを前記第1入出力コントローラから受け取った場合、前記フリー状態情報に代えて、プ ロセッサや入出力デバイスからの読み出し要求や、前記第Iデータに対する他の弱書き込 み要求メッセージを受け付けることができない割り込み可ライトロック状態情報を前記第 1プロセッサノード(1ーi)の前記ディレクトリ(20-i)に格納し、第I書き込み 許可メッセージを前記第1入出力コントローラに前記ネットワーク(2)を介して出力す

前記割り込み可ライトロック状態情報は、この状態にした弱書き込み要求メッセージを 発行した入出力コントローラを特定する情報を含んでいる。

前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されてい る前記第Iデータの状態情報が前記ライトロック状態情報あるいはリクエストロック状態 情報であるときに、前記第1プロセッサノード (1-i) の前記メモリコントローラ (40-i) は、前記第 I 強書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第I 不許可メッセージを前記第1入出力コントローラに前記ネットワーク (2) を介して出力する。

前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されている前記第I データの状態情報が前記ライトロック状態に格納されている前記第I データの状態情報が前記割り込み可ライトロック状態情報、前記ライトロック状態情報、あるいはリクエストロック状態情報であるときに、前記第I プロセッサノード(1-i)の前記メモリコントローラ(40-i)は、前記第I 弱書き込み要求メッセージを前記第I 入出力コントローラから受け取った場合、第I 不許可メッセージを前記第I 入出力コントローラに前記ネットワーク(I2)を介して出力する。

前記第1入出力コントローラは、前記第I不許可メッセージを受け取ったとき、第1から第 (I-1) 書き込み許可メッセージまでの (I-1) 個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み要求メッセージを発行する。

前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納されている前記第I データの状態情報が前記割り込み可ライトロック状態情報であるときに、前記第I プロセッサノード(1-i)の前記メモリコントローラ(40-i)は、前記第I 強書き込み要求メッセージを前記第I 入出力コントローラから受け取った場合、前記割り込み可ライトロック状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第I データに対する他の弱書き込み要求メッセージを受け付けることができないリクエストロック状態情報を前記第I プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、第I 再試行要求メッセージを前記ディレクトリ(20-i)に格納された入出力コントローラを特定する情報が指す第I 入出力コントローラに宛てて前記ネットワーク(I)を介して出力する。

前記第I再試行要求メッセージを受け取った前記第2入出力コントローラは、再試行処理を行う。

[0028]

本発明のマルチプロセッサシステムにおいて、前記第2入出力コントローラは以下のように再試行処理を行う。

第 I 開放メッセージを前記第 1 プロセッサノード(20-i)の前記メモリコントローラ(40-i)に前記ネットワーク(2)を介して出力する。

前記第 I 開放メッセージを受けた前記第 1 プロセッサノード(20-i)の前記メモリコントローラ(40-i)は、前記リクエストロック状態情報に代えてライトロック状態情報を前記第 1 プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、第 I 書き込み許可メッセージを前記第 1 入出力コントローラに宛てて前記ネットワーク(2)を介して出力する。

[0029]

本発明のメモリアクセス処理方法は、マルチプロセッサシステムに適用される。マルチプロセッサシステムは、複数のプロセッサノード (1-1-1-m) (mは1以上の整数である) と、複数の入出力ノード (3-1-3-n) (nは1以上の整数である) と、複数の入出力コントローラとを具備している。

前記複数のプロセッサノードの各々(1-i)(i=1、2、…、m)には、複数のプロセッサ(10-i-1、10-i-2)と、複数のデータを格納する主記憶部(30-i)と、前記複数のデータの各々に対してアクセス要求を受け付けることが可能なフリー状態情報が格納されたディレクトリ(20-i)と、前記複数のプロセッサ(10-i-1

出証特2005-3049870

1、10-i-2)と前記主記憶部(30-i)と前記ディレクトリ(20-i)とに接続されたメモリコントローラ(40-i)とが設けられている。前記複数の入出力ノードの各々(3-j)(j=1、2、…、n)には、ライトメッセージを発行する複数の入出力デバイス(60-j-1、60-j-2)が設けられている。

前記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i)が、前記第 I 書き込み要求メッセージを受け取ったとき、前記第 I データに対して、前記フリー状態情報に代えて、前記第 I データに対するプロセッサや入出力デバイスからの読み出し要求や他の書き込み要求メッセージを受け付けることができないライトロック状態情報を前記第 1 プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、前記第 I 書き込み要求メッセージに対して第 I 書き込み許可メッセージを前記第 1 入出力コントローラに出力するステップと、前記第 1 入出力コントローラが、前記第 1 書き込み許可メッセージを受け取ったとき、第 1 ライトトランザクションの処理として更新メッセージ発行処理を行うステップとを含む。

前記第1入出力コントローラが行う前記更新メッセージ発行処理は、第1から第1書き込み許可メッセージまでのI個の書き込み許可メッセージを既に受け取っているか否かを検査するステップと、前記I個の書き込み許可メッセージをまだ受け取っていなければ、前記第I更新メッセージ発行処理を終了するステップと、前記I個の書き込み許可メッセージを既に受け取っていれば、前記第Iライトメッセージで指定される値を含む第I更新メッセージを前記第1プロセッサノードに出力して第Iライトトランザクションを完了させ、(I+1)がM以下であれば第(I+1)ライトトランザクションの更新メッセージ発行処理を行い、(I+1)がMより大きければ前記第I更新メッセージ発行処理を終了するステップとを含む。

前記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i)が、前記第 I 更新メッセージを受け取ったとき、前記第 I データに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納すると共に、前記第1プロセッサノード(1-i)の前記主記憶部(30-i)に格納された前記第 I データの値を前記第 I 更新メッセージで指定される値に更新するステップとを含んでいる。

[0030]

本発明のメモリアクセス処理方法は、更に、前記複数の入出力ノードの各々(3-j)の前記複数の入出力デバイス(60-j-1、60-j-2)によって発行される前記M個のライトメッセージを調停するステップを含んでいる。

[0031]

本発明のメモリアクセス処理方法は、更に、前記第 I データに対して前記ライトロック 状態情報が前記第 1 プロセッサノード(1-i)の前記ディレクトリ(2 0-i)に格納 されているときに、前記第 1 プロセッサノード(1-i)の前記メモリコントローラ(4 0-i)が、前記第 1 データに対する前記第 1 書き込み要求メッセージを前記第 1 入出力

コントローラから受け取った場合、前記第I書き込み要求メッセージに対して第I開放要 求メッセージを前記第1入出力コントローラに出力するステップと、前記第1入出力コン トローラが、前記第Ⅰ開放要求メッセージを受けて前記第Ⅰ書き込み要求メッセージを前 記第1プロセッサノード (1-i) の前記メモリコントローラ (40-i) に出力すると 共に、開放処理を行なうステップとを含んでいる。

前記開放処理を行なうステップは、前記第Iデータに後続する第Kライトトランザクシ ョン $\{K$ は、K=I+1、I+2、…、Mを満たす整数であり、I+1は、I<(I+1)<Mを満たす整数であり、I+2は、(I+1)<(I+2)<Mを満たす整数である → の進捗を検査し、未だ第 K 書き込み要求メッセージを発行していない場合、第 K 書き込 み要求メッセージの発行を停止するステップと、既に第K書き込み要求メッセージを発行 し第K書き込み許可メッセージを受け取っている場合、第K開放メッセージを前記第Kデ ータのホームである第2プロセッサノード (1-k) の前記メモリコントローラ (40k)に出力するステップと、既に第K書き込み要求メッセージを発行しまだ第K書き込み 許可メッセージを受け取っていない場合は、第K書き込み許可メッセージを受け取った時 点で前記第K開放メッセージの発行を行うステップとを含む。

前記メモリアクセス処理方法は、更に、前記第2プロセッサノード(1ーk)の前記メ モリコントローラ (40-k) が、前記第K開放メッセージを受け取ったとき、前記第I データに対して前記ライトロック状態情報に代えて前記フリー状態情報を前記第2プロセ ッサノード(1-k)の前記ディレクトリ(20-k)に格納するステップを含んでいる

[0032]

本発明のメモリアクセス処理方法において、前記ディレクトリ(20-i)に格納され る状態情報には、さらに割り込み可ライトロック状態情報とリクエストロック状態情報を 含んでいる。

本発明のメモリアクセス処理方法は、更に、前記第1入出力コントローラが第 I 書き込 - み要求メッセージを発行する際に、第1から第(I-1)書き込み許可メッセージまでの (I-1) 個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り 済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み 要求メッセージを発行するステップと、前記第1プロセッサノード(1-i)の前記ディ レクトリ(20-i)に格納されている前記第Iデータの状態情報がフリー状態情報であ るときに、前記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i) が、前記第1強書き込み要求メッセージを前記第1入出力コントローラから受け取った場 合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、 前記第Iデータに対する他の強・弱書き込み要求メッセージ両方を受け付けることができ ないライトロック状態情報を前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、第I書き込み許可メッセージを前記第1入出力コントローラに出力 するステップと、前記第1プロセッサノード (1-i) の前記ディレクトリ (20-i) に格納されている前記第Iデータの状態情報がフリー状態情報であるときに、前記第1プ ロセッサノード (1-i) の前記メモリコントローラ (40-i) が、前記第I弱書き込 み要求メッセージを前記第1入出力コントローラから受け取った場合、前記フリー状態情 報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第Iデータに対す る他の弱書き込み要求メッセージを受け付けることができない割り込み可ライトロック状 態情報を前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し 、第I書き込み許可メッセージを前記第1入出力コントローラに出力するステップと、前 記割り込み可ライトロック状態情報は、この状態にした弱書き込み要求メッセージを発行 した入出力コントローラを特定する情報を含んでいる。

本発明のメモリアクセス処理方法は、更に、前記第1プロセッサノード(1-i)の前 記ディレクトリ (20-i)に格納されている前記第 I データの状態情報が前記ライトロ ック状態情報あるいはリクエストロック状態情報であるときに、前記第1プロセッサノー ド(1-i)の前記メモリコントローラ(40-i)が、前記第I強書き込み要求メッセ

ージを前記第1入出力コントローラから受け取った場合、第1不許可メッセージを前記第 1入出力コントローラに出力するステップと、前記第1プロセッサノード (1-i) の前 記ディレクトリ (20-i) に格納されている前記第 I データの状態情報が前記ライトロ ック状態に格納されている前記第Iデータの状態情報が前記割り込み可ライトロック状態 情報、前記ライトロック状態情報、あるいはリクエストロック状態情報であるときに、前 記第1プロセッサノード(1-i)の前記メモリコントローラ(40-i)が、前記第I 弱書き込み要求メッセージを前記第1入出力コントローラから受け取った場合、第1不許 可メッセージを前記第1入出力コントローラに出力するステップと、前記第1入出力コン トローラが、前記第1不許可メッセージを受け取ったとき、第1から第(1-1)書き込 み許可メッセージまでの (I-1) 個の書き込み許可メッセージを既に受け取っているか 否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みで なければ第Ⅰ弱書き込み要求メッセージを発行するステップと、前記第1プロセッサノー ·ド(1 – i)の前記ディレクトリ(20 – i)に格納されている前記第 I データの状態情 報が前記割り込み可ライトロック状態情報であるときに、前記第1プロセッサノード(1 - i) の前記メモリコントローラ(40-i) が、前記第I強書き込み要求メッセージを 前記第1入出力コントローラから受け取った場合、前記割り込み可ライトロック状態情報 に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第Iデータに対する 他の弱書き込み要求メッセージを受け付けることができないリクエストロック状態情報を 前記第1プロセッサノード(1-i)の前記ディレクトリ(20-i)に格納し、第I再 試行要求メッセージを前記ディレクトリ(20-i)に格納された入出力コントローラを 特定する情報が指す第2入出力コントローラに宛てて出力するステップと、前記第Ⅰ再試 行要求メッセージを受け取った前記第2入出力コントローラが、再試行処理を行うステッ プとを含んでいる。

[0033]

本発明のメモリアクセス処理方法において、前記第 2 入出力コントローラが再試行処理を行うステップは、第 1 開放メッセージを前記第 1 プロセッサノード(2 0 - i)の前記メモリコントローラ(4 0 - i)に出力するステップと、前記第 1 データとアドレスを同じくするライトメッセージで書き込み許可メッセージを受け取り済みのものに関して、まだ更新メッセージを発行していなければ更新メッセージの発行を停止して、前記第 1 開放メッセージの発行後に、前記第 1 プロセッサノード(2 0 - i)に宛てて書き込み要求メッセージを発行するステップと、前記第 1 開放メッセージを受けた前記第 1 プロセッサノード(2 0 - i)の前記メモリコントローラ(4 0 - i)は、前記リクエストロック状態情報に代えてライトロック状態情報を前記第 1 プロセッサノード(1 - i)の前記ディレクトリ(1 1 1)に格納し、第 1 書き込み許可メッセージを前記第 1 入出力コントローラに宛てて出力するステップとを含んでいる。

【発明の効果】

[0034]

以上の説明により、本発明のマルチプロセッサシステム及びメモリアクセス処理方法によれば、入出力コントローラが、異なるプロセッサノードを宛先とする入出力デバイスからの複数のライトメッセージを連続して処理することができる。

本発明のマルチプロセッサシステム及びメモリアクセス処理方法によれば、入出力コントローラが複数のライトメッセージを連続して処理するため、入出力コントローラがライトメッセージの処理を行う場合に要する時間を従来のそれよりも短くすることができる。 【発明を実施するための最良の形態】

$[0\ 0\ 3\ 5]$

以下に添付図面を参照して、本発明のマルチプロセッサシステムについて詳細に説明する。

[0036]

図4にマルチプロセッサシステムの構成を示す。本発明のマルチプロセッサシステムは、複数のプロセッサノード1-1~1-m(mは1以上の整数)と、複数の入出力ノード

 $3-1 \sim 3-n$ (n は 1 以上の整数) とを具備している。複数のプロセッサノード 1-1 ~ 1-m と、複数の入出力ノード $3-1 \sim 3-n$ とは、ネットワーク 2 に接続され、外部からのクロックに応じて動作する。プロセッサノード 1-i (i=1、2、…、m) には、複数のプロセッサ 10-i-1、10-i-2 と、ディレクトリ 20-i と、主記憶部(メモリ) 30-i と、メモリコントローラ 40-i とが設けられている。メモリコントローラ 40-i は、プロセッサ 10-i-1、10-i-2 とディレクトリ 20-i と記憶部 30-i とに接続されている。入出力ノード 3-j (j=1、2、…、n) には、入出力コントローラ 50-j と、外部からの命令によりメッセージを発行する複数の入出力デバイス 60-j-1、60-j-2 とが設けられている。メッセージは、コマンドの種類を表すコマンド種別と、アドレスとを含み、例えば、メッセージがライトメッセージである場合、コマンド種別はライトを表す。また、ネットワーク 2 はメッセージの配送を行い、2 点間のメッセージの順序を保障する。

[0037]

主記憶部30-iには、複数のデータが格納されている。複数のデータの各々は、その内容を表す値を含んでいる。

ディレクトリ20-iは、主記憶部30-iに格納されている各データの一貫性制御に関する情報を、例えば128バイトのブロック単位、で保持している。各ブロックの情報としては、一貫性制御に関する状態情報を含む。この状態情報には、アクセス要求を受け付けることができるフリー状態情報と、他のアクセス要求を受け付けることができないライトロック状態情報が含まれる。

ここで、一貫性制御(一貫性処理)について説明する。マルチプロセッサシステムでは、複数のプロセッサが存在する。また、複数のプロセッサがそれぞれキャッシュを具備し、データのコピーを保持する。そのため、ひとつのデータについて、メモリの値と、コピーを取った複数のキャッシュ値とを一致させる処理が必要になる。この一致させる処理としては、コピーを無効化する処理が例示される。このように、データの値を一致させる、即ち、データの一貫性を取ることを一貫性制御(一貫性処理)と呼ぶ。

データの一貫性制御に関する情報については、後述の実施例にて説明する。

[0038]

本発明は、入出力コントローラ50-jとメモリコントローラ40-iの間での一連のメッセージを工夫することで、ホームを異にするライトメッセージの連続発行を可能とするものである。

いま、入出力ノード3-1~3-nのうちの第1入出力ノード(入出力ノード3-1とする)の入出力デバイス60-1-1、60-1-2)によって1番目からM番目(Mは1以上の整数)までのM個のデータに対するM個のライトメッセージが発行されたものとする。このとき、複数の入出力コントローラのうちの第1入出力コントローラ(入出力ノード3-1の入出力コントローラ50-1)がこれらM個のライトメッセージを受け取ると、前記M個のそれぞれのデータに対するM個のライトトランザクションを開始する。

M個のデータのうちの第 I データ(I=1、2、…、M)は、プロセッサノード1-1 ~1-mのうちの1 つのプロセッサノード(プロセッサノード1-i とする)をホームとするデータである。M個のライトメッセージのうちの第 I ライトメッセージは、プロセッサノード1-i の主記憶部 3 0-i に格納された複数のデータのうちの第 I データの値を第 I ライトメッセージで指定される値に更新するための命令である。以降、第 I ライトメッセージを例にとり説明する。

[0039]

第I ライトメッセージを受けた入出力コントローラ50-1 は、第I ライトトランザクションを開始して、第I 書き込み要求メッセージを、ネットワーク2 を介してプロセッサノード1-i に出力する。プロセッサノード1-i のメモリコントローラ40-i は、第I 書き込み要求メッセージを受け取ったとき、第I データに対して、フリー状態情報に代えて、第I データに対する他の書き込み要求メッセージを受け付けることができないライトロック状態情報をプロセッサノード1-i のディレクトリ20-i に格納し、第I 書き

込み要求メッセージに対して第 I 書き込み許可メッセージを入出力ノード3-1にネットワーク2を介して出力する。

[0040]

入出力ノード3-1の入出力コントローラ50-1は、第I 書き込み許可メッセージを 受け取ったとき、図14に示されるような発行処理を実行する。

[0041]

まず、入出力コントローラ50-1は、第1から第 I 書き込み許可メッセージまでの I 個の書き込み許可メッセージを既に受け取っているか否かを検査する(図14のステップ S1)。ここで、入出力コントローラ50-1は、上記の I 個の書き込み許可メッセージを未だ受け取っていない場合(図14のステップS1-NO)、発行処理を終了し、次の書き込み許可メッセージの到着を待つ。入出力コントローラ50-1は、上記の I 個の書き込み許可メッセージを既に受け取っている場合(図14のステップS1-YES)、第 I ライトメッセージで指定される値を含む第 I 更新メッセージをプロセッサノード1-i にネットワーク2を介して出力する(図14のステップS2)。

[0042]

次に、入出力コントローラ50-1は、I=I+1とし、IがM以下であるかどうかを検査する(図14のステップS3、S4)。IがM以下である、即ち、第Iライトメッセージを受け取って第Iライトトランザクションを開始していれば(図14のステップS4-YES)、ステップS1を実行する。IがMより大きい、即ち、まだ第Iライトメッセージを受け取っていなければ(図14のステップS4-NO)処理を終了する。

[0043]

このように、入出力コントローラ50-1は、ステップS1~S4を繰り返し実行し、 当該ライトトランザクションおよび先行するライトトランザクションが全て書き込み許可 メッセージを受け取っていれば、更新メッセージを発行する。

[0044]

プロセッサノード1-iのメモリコントローラ40-iは、第I 更新メッセージを受け取ったとき、第I データに対してライトロック状態情報に代えてフリー状態情報をプロセッサノード1-i のディレクトリ20-i に格納すると共に、プロセッサノード1-i の主記憶部 30-i に格納された第I データの値を第I 更新メッセージで指定される値に更新する。

[0045]

このように、本発明のマルチプロセッサシステムによれば、入出力コントローラ 50-iが、異なるプロセッサノード 1-iを宛先とする入出力デバイス 60-i -1、60-i -2 からの複数のライトメッセージを連続して処理することができる。

[0046]

図6を参照しながら、順序制約のあるライトメッセージが連続して発行された場合の動作を具体的に説明する。図は、入出力デバイス60-1-1が、M個(M=3)のデータとしてデータA、B、Cに対するライトメッセージをそれぞれステップ1、2、3で発行した場合の動作を示している。ここで、データAおよびデータBはプロセッサノード1-1をホームとし、データCはプロセッサノード1-2をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0047]

入出力コントローラ50-1は、ステップ2にて、第1ライトメッセージとしてライト Aメッセージを受け取る。このとき、入出力コントローラ50-1は、ライトAトランザ クションを開始し、ステップ3にて、ホームのメモリコントローラ40-1に宛ててネッ トワーク2に、第1書き込み要求メッセージとして書き込み要求Aメッセージを出力する

メモリコントローラ40-1は、ステップ4にて、入出力コントローラ50-1からの 書き込み要求Aメッセージを受け取ったとき、ディレクトリ20-1が保持するデータA の状態情報をフリー状態情報からライトロック状態情報に更新する。また、メモリコント ローラ40-1は、ステップ5にて、入出力コントローラ50-1に宛ててネットワーク2に、第1書き込み許可メッセージとして書き込み許可Aメッセージを出力する。

入出力コントローラ 50-1 は、ステップ 6 にて、書き込み許可 A メッセージを受け取る。このとき、先行するライトメッセージが存在しないので、入出力コントローラ 50-1 は、ステップ 7 にて、第 1 ライトメッセージで指定される値を含む第 1 更新メッセージとして、更新 A メッセージをメモリコントローラ 40-1 に宛ててネットワーク 2 に出力する。

メモリコントローラ40-1は、ステップ8にて、入出力コントローラ50-1からの更新Aメッセージを受け取る。このとき、メモリコントローラ40-1は、ディレクトリ20-1が保持するデータAの状態情報をライトロック状態情報からフリー状態情報に更新し、主記憶部30-1のデータの値を更新Aメッセージで指定される値に更新する(入出力コントローラ50-1からのライトAメッセージであるデータAを格納する)。

[0048]

入出力コントローラ50-1は、ステップ3にて、第2ライトメッセージとしてライト Bメッセージを受け取る。このとき、入出力コントローラ50-1は、ライトBトランザクションを開始し、ステップ4にて、ホームのメモリコントローラ40-1に宛ててネットワーク2に、第2書き込み要求メッセージとして書き込み要求Bメッセージを出力する

メモリコントローラ40-1は、ステップ5にて、入出力コントローラ50-1からの 書き込み要求Bメッセージを受け取ったとき、ディレクトリ20-1が保持するデータB の状態情報をフリー状態情報からライトロック状態情報に更新する。また、メモリコント ローラ40-1は、ステップ6にて、入出力コントローラ50-1に宛ててネットワーク 2に、第2書き込み許可メッセージとして書き込み許可Bメッセージを出力する。

入出力コントローラ50-1は、ステップ7にて、書き込み許可Bメッセージを受け取る。このとき、入出力コントローラ50-1は、先行するライトAトランザクションの進捗を検査する。入出力コントローラ50-1は、ステップ7より前のステップ6で既に第1書き込み許可メッセージである書き込み許可Aメッセージを受け取っている。よって、入出力コントローラ50-1は、ステップ8にて、第2ライトメッセージで指定される値を含む第2更新メッセージとして、更新Bメッセージをメモリコントローラ40-1に宛ててネットワーク2に出力する。

メモリコントローラ 40-1 は、ステップ 9 にて、入出力コントローラ 50-1 からの 更新 B メッセージを受け取る。このとき、メモリコントローラ 40-1 は、ディレクトリ 20-1 が保持するデータ B の状態情報をライトロック状態情報からフリー状態情報に 更新 B 大ッセージで指定される値に 更新 B 大ッセージで指定される値に 更新 B といわコントローラ B を格納する)。

 $\{0049\}$

入出力コントローラ50-1は、ステップ4にて、第3ライトメッセージとしてライト Cメッセージを受け取る。このとき、入出力コントローラ50-1は、ライトCトランザ クションを開始し、ステップ5にて、ホームのメモリコントローラ40-2に宛ててネットワーク2に、第3書き込み要求メッセージとして書き込み要求Cメッセージを出力する

メモリコントローラ40-2は、ステップ6にて、入出力コントローラ50-1からの書き込み要求Cメッセージを受け取ったとき、ディレクトリ20-2が保持するデータCの状態情報をフリー状態情報からライトロック状態情報に更新する。また、メモリコントローラ40-1は、ステップ7にて、入出力コントローラ50-1に宛ててネットワーク2に、第3書き込み許可メッセージとして書き込み許可Cメッセージを出力する。

入出力コントローラ50-1は、ステップ8にて、書き込み許可Cメッセージを受け取る。このとき、入出力コントローラ50-1は、先行するライトAトランザクションおよびライトBトランザクションの進捗を検査する。入出力コントローラ50-1は、ステップ8より前のステップ6で既に書き込み許可Aメッセージを受け取り、ステップ8より前

のステップ 7 で既に書き込み許可 B メッセージを受け取っている。よって、入出力コントローラ 5 0 - 1 は、ステップ 9 にて、第 3 ライトメッセージで指定される値を含む第 3 更新メッセージとして、更新 C メッセージをメモリコントローラ 4 0 - 2 に宛ててネットワーク 2 に出力する。

メモリコントローラ40-2は、ステップ10にて、入出力コントローラ50-1からの更新Cメッセージを受け取る。このとき、メモリコントローラ40-2は、ディレクトリ20-2が保持するデータCの状態情報をライトロック状態情報からフリー状態情報に更新し、主記憶部30-2のデータの値を更新Cメッセージで指定される値に更新する(入出力コントローラ50-1からのライトCメッセージであるデータCを格納する)。

[0050]

入出力コントローラ50ーjには、図5に示されるように、セレクタ71ーjと、メッセージ格納キュー72ーjと、ライトポインタ73ーjと、リードポインタA74ーjと、リードポインタB75ーjとが設けられている。入出力コントローラ50ーjは、複数の入出力デバイス60ーjー1、60ーjー2からのメッセージをセレクタ71ーjで調停してメッセージ格納キュー72ーjに書き込む。メッセージ格納キュー72ーjにおける書き込みの制御はライトポインタ73ーjを用いて行われ、読み出しの制御はリードポインタA74ーjとリードポインタB75ーjの二つを用いて行われる。また、入出力コントローラ50ーjは、ネットワーク2から送られてくるメッセージに応じて許可フラグ76ー1をメッセージ格納キュー72ーjに設定(格納)し、メッセージ格納キュー72ー1の制御に該許可フラグ76ー1も用いられる。

ここで、上記図6に示した動作フローでの入出力コントローラ50-1のメッセージ格納キュー72-1、ライトポインタ73-1、リードポインタA74-1、リードポインタB75-1、許可フラグ76-1の値の遷移を図7A~図7Iに示す。

[0051]

図7Aに示されるように、初期状態として、ステップ1にて、ライトポインタ73-1 、リードポインタA74-1、リードポインタB75-1は全て「0」を指している。

[0052]

入出力コントローラ50-1は、ステップ2にて、入出力デバイス60-1-1からライトAメッセージを受け取ると、図7Bに示されるように、メッセージ格納キュー72-1のライトポインタ73-1が指すエントリ「0」にライトAメッセージを書き込み、同じく許可フラグ76-1のエントリ「0」の値を「0」に設定し、ライトポインタ73-1を「1」に更新する。

[0053]

入出力コントローラ50-1は、ステップ3にて、入出力デバイス60-1-1からライトBメッセージを受け取ると、図7Cに示されるように、メッセージ格納キュー72-1のライトポインタ73-1が指すエントリ「1」にライトBメッセージを書き込み、同じく許可フラグ76-1のエントリ「1」の値を「0」に設定し、ライトポインタ73-1を「2」に更新する。

[0054]

また、ステップ3にてメッセージ格納キュー72-1に有効なエントリが存在すること

になる。このため、図7Dに示されるように、入出力コントローラ50-1は、ステップ 4にて、リードポインタA74-1が示すエントリ「1」の情報により、書き込み要求 B メッセージをネットワーク 2 に出力し、リードポインタA74-1 の値を「1」から「2」に更新する。

[0055]

ステップ4にてメッセージ格納キュー72-1に有効なエントリが存在することになる。このため、図7Eに示されるように、入出力コントローラ50-1は、ステップ5にて、リードポインタA74-1が示すエントリ「2」の情報により、書き込み要求Cメッセージをネットワーク2に出力し、リードポインタA74-1の値を「2」から「3」に更新する。

[0056]

入出力コントローラ50-1は、ステップ6にて、書き込み許可Aメッセージを受け取ったとき、図7Fに示されるように、許可フラグ76-1のデータAに該当するエントリ「0」の値を「0」から「1」に更新する。そしてリードポインタB75-1が指すエントリと書き込み許可メッセージを受け取ったデータAが格納されているエントリが一致しているかどうかを検査する。この値が一致するということは、先行するライトトランザクションが存在しない、あるいは既に書き込み許可メッセージを受け取って更新メッセージを発行し完了していることを示している。ここでは「0」で一致するので、更新メッセージの発行処理を行う。次の書き込み許可メッセージの到着を待つ。

[0057]

入出力コントローラ50-1は、ステップ6にてリードポインタB75-1が指すメッセージ格納キュー72-1のエントリ「0」の値を読み出し、ステップ7にて、ネットワーク2に更新Aメッセージを出力する。このとき、図7Gに示されるように、入出力コントローラ50-1は、リードポインタB75-1の値を「0」から「1」に更新する。次に、リードポインタB75-1の値を比較し、リードポインタB75-1の値を比較し、リードポインタB75-1の値を比較し、リードポインタB75-1の値が小さく未完了の書き込みが存在することを示す場合、未完了のライトトランザクションで既に書き込み許可メッセージを受け取り済みのものが存在するかどうかを検査する。ここでは、リードポインタB75-1の値「1」はライトポインタ73-1の値「3」より小さいので、リードポインタB75-1が指す許可フラグ76-1のエントリ「1」の値を読み出す。値は「0」であり書き込み許可メッセージをまだ受け取っていないことを示すので、エントリ「1」の更新メッセージ発行処理は行わず次の書き込み許可メッセージの到着を待つ。

[0058]

入出力コントローラ50-1は、ステップ7にて、許可Bメッセージを受け取ると、図7Gに示されるように、許可フラグ76-1のデータBに該当するエントリ「1」の値を「0」から「1」に更新する。そしてリードポインタB75-1が指すエントリと書き込み許可メッセージを受け取ったデータBが格納されているエントリが一致しているかどうかを検査する。ここでは「1」で一致するので、更新メッセージの発行処理を行う。

[0059]

[0060]

入出力コントローラ 5 0 - 1 は、ステップ 8 にて、書き込み許可 C メッセージを受け取 出証特 2 0 0 5 - 3 0 4 9 8 7 0 ると、図7 Hに示されるように、許可フラグ76-1のデータCに該当するエントリ「2」の値を「0」から「1」に更新する。そしてリードポインタB75-1が指すエントリと書き込み許可メッセージを受け取ったデータCが格納されているエントリが一致しているかどうかを検査する。ここでは「2」で一致するので、更新メッセージの発行処理を行う。

[0061]

入出力コントローラ50-1は、ステップ8にてリードポインタB75-1が指すメッセージ格納キュー72-1のエントリ「2」の値を読み出し、ステップ9にて、ネットワーク2に更新Cメッセージを出力する。このとき、図7Iに示されるように、入出力コントローラ50-1は、リードポインタB75-1の値を「2」から「3」に更新する。

次に、リードポインタB 7 5 - 1 の値「3」とライトポインタ 7 3 - 1 の値「3」を比較すると、値が一致し未完了のライトトランザクションが存在しないことを示すので、処理を終了する。

[0062]

上記のように動作することで、ホームを同じにするライトトランザクションの順序も、 異なるホームへのライトトランザクションの順序も保障することができる。

ライトBトランザクションとライトAトランザクションの順序関係は次のような理由で保障される。更新Bメッセージを発行する時点で、既に書き込み許可Aメッセージを受け取り済みであり、ホームのディレクトリ20-1の状態情報が、ライトロック状態に遷移していることが保障される。ライトロック状態に遷移していれば、プロセッサや入出力デバイスは更新Aメッセージを受け取ってデータAの値が更新されフリー状態に遷移した後の更新された値しか読み出すことができない。よって、データBの更新された値が読み出せる時点で、データAの更新された値しか読み出すことができないので、順序が保障されたことになる。

[0063]

ライトCトランザクションとライトBトランザクションの順序関係も同じな理由で保障される。更新Cメッセージを発行する時点で、既に書き込み許可Bメッセージを受け取り済みであり、ホームのディレクトリ20-1の状態情報が、ライトロック状態に遷移していることが保障される。ライトロック状態に遷移していれば、プロセッサや入出力デバイスは更新Bメッセージを受け取ってデータBの値が更新されフリー状態に遷移した後の更新された値しか読み出すことができない。よって、データCの更新された値が読み出せる時点で、データBの更新された値しか読み出すことができないので、順序が保障されたことになる。

[0064]

また、上記処理は10ステップで完了しており、従来技術と比べて入出力デバイス60 -j-1からのライトメッセージの処理性能を向上させることができている。

[0065]

図8に示すように、上記の入出力コントローラ50ーjは、入出力ノード3ーj内に設けられているが、入出力コントローラ50ーjとして入出力コントローラ52ーjがネットワーク2に接続されていてもよい。この場合、入出力ノード3ーjには、上記の入出力セレクタ71ーjに対応する入出力セレクタ51ーjが設けられていることが好ましい。入出力セレクタ51ーjは、複数の入出力デバイス60ーjー1、60ーjー2が出力するメッセージを調停してネットワーク2に出力し、入出力コントローラ52ーjは、ネットワーク2に出力されたメッセージを受けて、図4に示した入出力コントローラ50ーjと同様の処理を行う構成でも良い。

[0066]

また、上記図8に示した入出力コントローラ52-jは、ネットワーク2に接続されるのではなく、入出力コントローラ52-i(図示しない)としてプロセッサノード1-i内に設けられていても良い。この場合、入出力ノード3-jには、上記の入出力セレクタ51-jが設けられていることが好ましい。

[0067]

また、図4や図8に示す構成で、mとnとが等しく、プロセッサノード1ーiと入出力 ノード3ーjとで一つのノード(図示しない)を構成してもよい。この場合、そのノード には、ネットワーク2が接続され、上記の入出力セレクタ51ーjが設けられていること が好ましい。

$\{0068\}$

以上の説明により、本発明のマルチプロセッサシステムによれば、入出力コントローラ 50-jが、異なるプロセッサノード1-iを宛先とする入出力デバイス 60-j-1、 60-j-2 からの複数のライトメッセージを連続して処理することができる。

本発明のマルチプロセッサシステムによれば、入出力コントローラ50-jが複数のライトメッセージを連続して処理するため、入出力コントローラ50-jがライトメッセージの処理を行う場合に要する時間を従来のそれよりも短くすることができる。

[0069]

以降、入出力コントローラ 50-j とメモリコントローラ 40-i 間のやりとりをより詳細に説明する。

【実施例1】

[0070]

上述のように、ディレクトリ20-i は、主記憶部30-i に格納されているデータの一貫性制御に関する情報を、例えば128バイトのブロック単位、で保持している。データの一貫性制御に関する情報は、主記憶部30-i の各ブロックの状態情報(データの一貫性制御に関する状態情報)と、マップ情報とを含んでいる。

[0071]

格納されるブロックの状態情報(データの一貫性制御に関する状態情報)には、上述のように、他のアクセス要求を受け付けることができるフリー状態情報と、他のアクセス要求を受け付けることができないライトロック状態情報が含まれる。

フリー状態情報は、例えば、Uncached、Clean、Dirty(以降U、C、Dとも略す)の3つの状態情報からなる。

Uncachedは、複数のプロセッサノード1-1~1-mのうちのどのプロセッサノードもデータをキャッシングしていないことを示す。

Cleanは、複数のプロセッサノード1-1~1-mのうちの少なくとも1つのプロセッサノードがデータをキャッシングしていることを示す。

Dirtyは、複数のプロセッサノード1-1~1-mのうちのある1つのプロセッサノードがデータをキャッシングし、最新のデータはその1つのプロセッサノードにのみ存在することを示す。

[0072]

また、データの一貫性制御に関する状態情報には、他のアクセス要求を受け付けることができない状態情報として、要求(リクエスト)されたメッセージのみを受け付けることができるリクエストロック状態情報が含まれるものとする。本発明において、ライトロック状態情報は、このリクエストロック状態情報と同一にしてもよいし異なる二つの状態情報としても良い。以降の説明では二つの異なる状態情報(以降リクエストロック状態情報をR、ライトロック状態情報をWとも略す)として存在する場合を例にとり説明する。

[0073]

また、マップ情報は、各プロセッサノード1-iが該ブロックのデータをキャッシングしているかどうかを示す情報である。プロセッサノード1数分のビットを用いて、マップ情報について説明する。図4の構成例としてmを3とする。即ち、プロセッサノードが3ノード存在するので(プロセッサノード1-1、1-2、1-3)、3ビットで表現するものとする。

例えば "000" はどのプロセッサノード1-1、1-2、1-3もデータをキャッシングしていないことを示す。 "001" はプロセッサノード1-1がデータをキャッシングしていることを示す。 "010" はプロセッサノード1-2がデータをキャッシングし

ていることを示す。 "100" はプロセッサノード1-3がデータをキャッシングしていることを示す。同様に、 "110" はプロセッサノード1-2とプロセッサノード1-3がデータをキャッシングしていることを示す。

[0074]

図9を参照しながら、本発明の第1実施例に係るマルチプロセッサシステムの動作として、メモリコントローラ40-1が書き込み要求Aメッセージを受けたときに、ディレクトリ20-1の該当するブロックの状態情報がUncached状態情報であった場合の動作について説明する。図は、入出力デバイス60-1-1が、データAに対するライトメッセージをステップ1で発行した場合の動作を示している。ここで、データAはプロセッサノード1-1をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0075]

入出力コントローラ 50-1 は、ステップ 2 にて、ライトAメッセージを受け取る。このとき、入出力コントローラ 50-1 は、ステップ 3 にて、ホームのメモリコントローラ 40-1 に宛ててネットワーク 2 に書き込み要求Aメッセージを出力する。

メモリコントローラ40-1は、ステップ4にて、入出力コントローラ50-1からの 書き込み要求Aメッセージを受け取り、ディレクトリ20-1が保持するデータAの状態情報をフリー状態情報からライトロック状態情報に更新する。即ち、ディレクトリ20-1の該ブロックの値を"U、000"から"W、000"に更新する。ここで、"U、000"は状態情報がUであることを示し、マップ情報が"000"であることを示す。また、メモリコントローラ40-1は、ステップ5にて、入出力コントローラ50-1に宛ててネットワーク2に書き込み許可Aメッセージを出力する。

入出力コントローラ50-1は、ステップ6にて、書き込み許可Aメッセージを受け取る。次に、ステップ7にて、更新Aメッセージをメモリコントローラ40-1に宛ててネットワーク2に出力する。

メモリコントローラ 40-1 は、ステップ 8 にて、入出力コントローラ 50-1 からの 更新 A メッセージを受け取り、主記憶部 30-1 のデータの値を更新 A メッセージで指定 される値に更新する。そして、ディレクトリ 20-1 が保持するデータ A の状態情報をライトロック状態情報からフリー状態情報に更新する。即ち、ディレクトリ 20-1 の該プロックの値を "W、000" から "U、000" に更新する。

[0076]

図10を参照しながら、本発明の第1実施例に係るマルチプロセッサシステムの動作として、メモリコントローラ40-1が書き込み要求Aメッセージを受けたときに、ディレクトリ20-1の該当するプロックの状態情報がClean状態情報で、プロセッサノード1-2とプロセッサノード1-3がデータをキャッシングしている場合の動作について説明する。図は、入出力デバイス60-1-1が、データAに対するライトメッセージをステップ1で発行した場合の動作を示している。ここで、データAはプロセッサノード1-1をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0077]

入出力コントローラ 50-1 は、ステップ 2 にて、ライトAメッセージを受け取る。このとき、入出力コントローラ 50-1 は、ステップ 3 にて、ホームのメモリコントローラ 40-1 に宛ててネットワーク 2 に書き込み要求Aメッセージを出力する。

メモリコントローラ40-1は、ステップ4にて、入出力コントローラ50-1からの 書き込み要求 Aメッセージを受け取り、ディレクトリ20-1が保持するデータ Aの状態情報をフリー状態情報からライトロック状態情報に更新する。即ち、ディレクトリ20-1の該プロックの値を "C、110"から "W、000"に更新する。ここで、 "C、110"は状態情報が Cであることを示し、マップ情報が "110"であることを示す。また、メモリコントローラ40-1は、ステップ5にて、入出力コントローラ50-1に宛ててネットワーク2に応答 Aメッセージを出力し、メモリコントローラ40-2とメモリコントローラ40-3に宛てて無効化 Aメッセージを出力する。このとき、応答 Aメッセ

ージには、キャッシングしているプロセッサノードの数(この例では2)が付加される。 入出力コントローラ 5 0 - 1 は、ステップ 6 にて、応答 A メッセージを受け取る。また、メモリコントローラ 4 0 - 3 は、ステップ 6 にて、それぞれ無効化 A メッセージを受け取り、それぞれ当該プロセッサノード 1 - 2、プロセッサノード 1 - 3でキャッシングしているデータ A を無効化する。そして、メモリコントローラ 4 0 - 2、メモリコントローラ 4 0 - 3 は、ステップ 7 にて、それぞれネットワーク 2 に入出力コントローラ 5 0 - 1 に宛てて無効化完了 A メッセージを出力する。

入出力コントローラ50-1は、ステップ8にて、応答Aメッセージに付加されている数の無効化完了Aメッセージを受け取った時点で、書き込み許可Aメッセージを受け取ったと解釈(認識)する。そして、ステップ9にて、更新Aメッセージをメモリコントローラ40-1に宛ててネットワーク2に出力する。

メモリコントローラ40-1は、ステップ10にて、入出力コントローラ50-1からのライトAメッセージを受け取り、主記憶部30-1のデータの値を更新Aメッセージで指定される値に更新する。そして、ディレクトリ20-1が保持するデータAの状態情報をライトロック状態情報からフリー状態情報に更新する。即ち、ディレクトリ20-1の該プロックの値を"W、000"から"U、000"に更新する。

[0078]

図11を参照しながら、本発明の第1実施例に係るマルチプロセッサシステムの動作として、メモリコントローラ40-1が書き込み要求Aメッセージを受けたときに、ディレクトリ20-1の該当するプロックの状態情報がDirty状態情報で、プロセッサノード1-2がデータをキャッシングしている場合の動作について説明する。図は、入出力デバイス60-1-1が、データAに対するライトメッセージをステップ1で発行した場合の動作を示している。ここで、データAはプロセッサノード1-1をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0079]

入出力コントローラ 50-1 は、ステップ 2 にて、ライトAメッセージを受け取る。このとき、入出力コントローラ 50-1 は、ステップ 3 にて、ホームのメモリコントローラ 40-1 に宛ててネットワーク 2 に書き込み要求Aメッセージを出力する。

メモリコントローラ40-1は、ステップ4にて、入出力コントローラ50-1からの書き込み要求Aメッセージを受け取り、ディレクトリ20-1が保持するデータAの状態情報をフリー状態情報からリクエストロック状態情報に更新する。即ち、ディレクトリ20-1の該プロックの値を"D、010"から"R、010"に更新する。ここで、"R、010"は状態情報がRであることを示し、マップ情報が"010"であることを示す。また、メモリコントローラ40-1は、ステップ5にて、入出力コントローラ50-1に宛ててネットワーク2に書き戻し要求Aメッセージを出力する。ここで、リクエストロック状態情報である"R,010"への更新ではなく、ライトロック状態情報である"W,000"への更新であっても構わない。

メモリコントローラ40-2は、ステップ6にて、メモリコントローラ40-1からの 書き戻し要求Aメッセージを受け取り、該プロセッサノード1-2でキャッシングしているデータAの書き戻しを行い、ステップ7にて、メモリコントローラ40-1に宛ててネットワーク2に書き戻しAメッセージを出力する。

メモリコントローラ40-1は、ステップ8にて、リクエストロック状態情報によりリクエストされたメッセージとして、書き戻しAメッセージをメモリコントローラ40-2から受け取り、ディレクトリ20-1が保持するデータAの状態情報をリクエストロック状態情報からライトロック状態情報に更新する。即ち、ディレクトリ20-1の該プロックの値を"R、010"から"W、000"に更新する。また、メモリコントローラ40-1は、ステップ9にて、入出力コントローラ50-1に宛ててネットワーク2に書き込み許可Aメッセージを出力する。

入出力コントローラ50-1は、ステップ10にて、書き込み許可Aメッセージを受け取る。次に、ステップ11にて、更新Aメッセージをメモリコントローラ40-1に宛て

てネットワーク2に出力する。

メモリコントローラ40-1は、ステップ11にて、入出力コントローラ50-1からの更新Aメッセージを受け取り、主記憶部30-1のデータの値を更新Aメッセージで指定される値に更新する。そして、ディレクトリ20-1が保持するデータAの状態情報をライトロック状態情報からフリー状態情報に更新する。即ち、ディレクトリ20-1の該ブロックの値を"W、000"から"U、000"に更新する。

[0080]

図12を参照しながら、本発明の第1実施例に係るマルチプロセッサシステムの動作として、メモリコントローラ40-1が書き込み要求Aメッセージを受けたときに、ディレクトリ20-1の該当するブロックの状態情報がリクエストロック状態情報あるいはライトロック状態情報であった場合の動作について説明する。図は、入出力デバイス60-1-1が、データAに対するライトメッセージをステップ1で発行した場合の動作を示している。ここで、データAはプロセッサノード1-1をホームとするデータであるとする。また、1ステップは1クロックに対応する。

[0081]

入出力コントローラ 50-1 は、ステップ 2 にて、ライトAメッセージを受け取る。このとき、入出力コントローラ 50-1 は、ステップ 3 にて、ホームのメモリコントローラ 40-1 に宛ててネットワーク 2 に書き込み要求Aメッセージを出力する。

メモリコントローラ 40-1 は、ステップ 4 にて、入出力コントローラ 50-1 からの 書き込み要求 A メッセージを受け取る。このとき、ディレクトリ 20-1 が保持するデータ A の状態情報は、リクエストロック状態情報 "R" あるいはライトロック状態情報 "W" である。このため、メモリコントローラ 40-1 は、ステップ 5 にて、入出力コントローラ 50-1 に宛ててネットワーク 2 に不許可 A メッセージを出力する。

入出力コントローラ50-1は、ステップ6にて、不許可Aメッセージを受け取り、ステップ7にて、メモリコントローラ40-1に宛ててネットワーク2に書き込み要求Aメッセージを再出力する。ステップ7以降の動作は、これまで図9から図12を参照しながら説明した動作と同じであるので省略する。

[0082]

以上のように動作することで、ディレクトリのマップ情報に入出力ノードの分のビットを加えなくて済む。また、ホームが受けたプロセッサからのアクセス要求を、入出力コントローラ 50-jに対して転送せずに済み、メモリコントローラや入出力コントローラの構成が複雑にならずに済む。

【実施例2】

[0083]

本発明のマルチプロセッサシステムの入出力コントローラ 50 - j は図 13に示すように構成されても良い。この入出力コントローラ 50 - j は、更に、開放処理ポインタ 78 - j と開放処理フラグ 79 - j を有する。初期状態で、開放処理フラグ 79 - j の値は "0"である。

基本動作は実施例1と同様であるので、ここでは異なる部分のみを説明し、同じ部分は省略する。また、実施の最良の形態と同様に、入出力ノード3-1-3-nのうちの第1入出力ノード(入出力ノード3-1とする)の入出力デバイス60-1-1、60-1-2)によって1番目からM番目(Mは1以上の整数)までのM個のデータに対するM個のライトメッセージが発行されたものとする。以降、第1ライトメッセージを例にとり説明する。

[0084]

メモリコントローラ40-iは、第Iデータに対して前記ライトロック状態情報が前記ディレクトリ20-iに格納されているときに、前記第Iデータに対する第I書き込み要求メッセージを前記入出力コントローラ50-1から受け取った場合、第I書き込み要求メッセージに対して第I開放要求メッセージを入出力コントローラ50-1にネットワーク2を介して出力する。第I開放要求メッセージを受けた入出力コントローラ50-1は

、第 I 書き込み要求メッセージをメモリコントローラ40 - i に宛ててネットワーク2に出力する。また、開放処理フラグ79-1の値を"0"から"1"に更新し、開放処理ポインタ78-1の値を、第 I 番目のライトトランザクションであることを示す情報"I"に設定する。そして後述の開放処理を行う。

[0085]

この開放処理フラグ79-1は、入出力コントローラが後述の開放処理を行っている状態であるかどうかを示し、開放処理ポインタは、その開放処理がどのライトトランザクションによって引き起こされたものであるかを示す。開放処理ポインタ78-1の値は、開放処理を引き起こしたライトトランザクションと他のライトトランザクションとの順序関係(先行するものか後続するものか)を判断するのにも用いる。

[0086]

入出力コントローラ50-1は、開放処理フラグ79-1の値が"1"の間、第Iライトに後続する第Kトランザクション $\{K$ は、K=I+1、I+2、…、Mを満たす整数であり、I+1は、I<(I+1)<Mを満たす整数であり、I+2は、(I+1)<(I+2)

入出力コントローラ50-1は、未だ第K書き込み要求メッセージを発行していない場合、第K書き込み要求メッセージの発行を停止する。

入出力コントローラ 50-1 は、既に第 K 書き込み要求メッセージを発行し第 K 書き込み許可メッセージを受け取っている場合、許可フラグ 76-1 の該当するエントリの値を "0" に更新して、第 K 開放メッセージを前記第 K データのホームであるプロセッサノード 10-k (k=1、2、…、m) のメモリコントローラ 40-k にネットワーク 2 を介して出力する。

入出力コントローラ50-1は、既に第K書き込み要求メッセージを発行し未だ第K書き込み許可メッセージを受け取っていない場合、第K書き込み許可メッセージを受け取ったときに、許可フラグ76-1の該当するエントリの値を"1"に更新せず、第K開放メッセージの発行を行う。

第K開放メッセージを受け取ったメモリコントローラ40-kは、そのディレクトリ20-kが保持するデータの状態情報をライトロック状態情報からフリー状態情報に更新する。即ち、ディレクトリ20-2の該ブロックの値を "W、000" から "U、000" に更新する。

既に第K書き込み要求メッセージを発行したがまだ第K許可メッセージを受け取っていない場合、受け取るメッセージによって次のように動作する。第K書き込み許可メッセージを受け取った場合、許可フラグ76-1の該当するエントリの値は"0"のままとし、第K開放メッセージをメモリコントローラ40に発行する。第K不許可メッセージあるいは第K開放要求メッセージを受け取った場合はなにもしない。

·【0087】

また、入出力コントローラ 50-1 は、開放処理フラグ 79-1 の値が "1" の間、第 I ライトトランザクションに先行する第 1 ~第(I-1) ライトトランザクションに関しては、実施例 1 と同じように動作する。ただし、先行する第 L ライトトランザクション $\{L$ は、 $1 \le L \le (I-1)$ を満たす整数 で開放要求メッセージを受け取った場合、第 L 書き込み要求メッセージをメモリコントローラ 40-1 に宛ててネットワーク 2 に出力する。開放処理ポインタ 78-1 の値を第 L 番目のライトトランザクションであることを示す情報に設定する。そして、第 L ライトを基準に、先行するライトトランザクションであるか後続するライトトランザクションであるかを判断し、上記開放処理を行う。

開放処理ポインタ78-1の値が示すライトトランザクション(ここでは第Iライトトランザクションとする)に関して第I書き込み許可メッセージを受け取ると、第I更新メッセージをメモリコントローラ40-iに発行する。また、開放処理フラグ79-1の値を"0"に更新し、開放処理を終了する。

[0088]

以上のように動作することで、例えば入出力デバイス60-1-1がライトAメッセー

ジ、ライトCメッセージの順に発行し、別の入出力デバイス60-2-2がライトCメッセージ、ライトAメッセージの順に発行した場合のデッドロックの危険性を回避することができる。

【実施例3】

[0089]

本発明のマルチプロセッサシステムは、以下に示すような動作を実行することもできる

ここで、ディレクトリ20-iに格納される状態情報に、さらにある特定のメッセージの処理のみを受け付ける割り込み可ライトロック状態情報(以降Wiと記す)が存在する。また、割り込み可ライトロック状態時にどの入出力ノード3-jが発行したメッセージによって遷移したかを示すフィールドが加わる。以降例えば"Wi、000、2"とした場合、入出力ノード3-2が発行したメッセージによってWi状態に遷移したことを示す

基本動作は実施例1と同様であるので、ここでは異なる部分のみを説明し、同じ部分は省略する。また、実施の最良の形態と同様に、入出力ノード $3-1\sim3-n$ のうちの第1入出力ノード(入出力ノード3-1とする)の入出力デバイス60-1-1、60-1-2)によって1番目からM番目(Mは1以上の整数)までのM個のデータに対するM個のライトメッセージが発行されたものとする。以降、第1ライトメッセージを例にとり説明する。

[0090]

入出力コントローラ50-1が第Iライトメッセージを受けたとき、第1から第(I-1)書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既に受け取っているか否かを検査し、受け取り済みであれば第I強書き込み要求メッセージを、受け取り済みでなければ第I弱書き込み要求メッセージを発行する。

[0091]

メモリコントローラ40ーiは、第Iデータに対してフリー状態情報が前記ディレクトリ20ーiに格納されているときに、第I強書き込み要求メッセージを前記入出力コントローラ50ー1から受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第Iデータに対する他の強・弱書き込み要求メッセージ両方を受け付けることができないライトロック状態情報を前記ディレクトリ20ーiに格納する。そして、入出力コントローラ50-1に宛てて第I書き込み許可メッセージをネットワーク2に出力する。

メモリコントローラ40-iは、第Iデータに対してフリー状態情報が前記ディレクトリ20-iに格納されているときに、第I 弱書き込み要求メッセージを前記入出力コントローラ50-1から受け取った場合、前記フリー状態情報に代えて、プロセッサや入出力デバイスからの読み出し要求や、前記第I データに対する他の弱書き込み要求メッセージを受け付けることができない割り込み可ライトロック状態情報を前記ディレクトリ20-iに格納する。そして、入出力コントローラ50-1に宛てて第I 書き込み許可メッセージをネットワーク2に出力する。

メモリコントローラ40-iは、第Iデータに対してライトロック状態情報が前記ディレクトリ20-iに格納されているときに、第I強書き込み要求メッセージを前記入出力コントローラ50-1に宛てて第I不許可メッセージをネットワーク2に出力する。

メモリコントローラ40-iは、第Iデータに対して割り込み可ライトロック状態情報あるいはライトロック状態情報が前記ディレクトリ20-iに格納されているときに、第I弱書き込み要求メッセージを前記入出力コントローラ50-1から受け取った場合、入出力コントローラ50-1に宛てて第I不許可メッセージをネットワーク2に出力する。

[0092]

入出力コントローラ 50-1 は、この第 I 不許可メッセージを受け取ると、第 1 から第 (I-1) 書き込み許可メッセージまでの(I-1)個の書き込み許可メッセージを既に

受け取っているか否かを検査し、受け取り済みであれば第Ⅰ強書き込み要求メッセージを、受け取り済みでなければ第Ⅰ弱書き込み要求メッセージを発行する。

メモリコントローラ40ーiは、第Iデータに対して割り込み可ライトロック状態情報が前記ディレクトリ20ーiに格納されているときに、第I強書き込み要求メッセージを前記入出力コントローラ50-1から受け取った場合、前記割り込み可ライトロック状態情報に代えて、リクエストロック状態情報を前記ディレクトリ20ーiに格納する。そして、前記ディレクトリに格納された入出力コントローラを特定する情報(ここでは入出力コントローラ50-2に宛てて第I再試行要求メッセージをネットワークに2出力する。

第 I 再試行要求メッセージを受け取った入出力コントローラ 5 0 - 2 は、以下に示す再試行処理を行う。

[0093]

まず、メモリコントローラ40-iに宛てて第I開放メッセージをネットワーク2に出力する。

次に、入出力コントローラ50-2が受け取ったライトメッセージの中で、前記第Iデータとアドレスを同じくするライトメッセージで書き込み許可メッセージを受け取り済みのものに関して、まだ更新メッセージを発行していなければ更新メッセージの発行を停止する。そして、前記第I開放メッセージの発行後に、メモリコントローラ40-iに宛てて書き込み要求メッセージを発行する。これで再試行処理は終わる。

メモリコントローラ40ーiは、前記第I開放メッセージを受け取ると、リクエストロック状態情報に代えてライトロック状態情報を前記ディレクトリ20ーiに格納する。そして、入出力コントローラ50ー1に宛てて第I書き込み許可メッセージを前記ネットワークに出力する。

また、メモリコントローラ 40-iは、第 I データに対してリクエストロック状態情報が前記ディレクトリ 20-i に格納されているときに、第 I データに対する更新メッセージを前記入出力コントローラ 50-2 から受け取った場合、主記憶部 30-2 のデータの値を更新メッセージで指定される値に更新する。

[0094]

また、第3実施例の変形として、次のような変形も可能である。

第 I 再試行要求メッセージを受け取った入出力コントローラ 5 0 - 2 が行う再試行処理で、まず、入出力コントローラ 5 0 - 2 が受け取ったライトメッセージの中で、前記第 I データとアドレスを同じくするライトメッセージで書き込み許可メッセージを受け取り済みのものに関して、まだ更新メッセージを発行していなければ第 I 開放メッセージを発行し、その後にメモリコントローラ 4 0 - i に宛てて書き込み要求メッセージを発行し処理を終える。また、まだ更新メッセージを発行していればなにもせず処理を終える。

メモリコントローラ40-iは、前記第 I 開放メッセージを受け取ると、リクエストロック状態情報に代えてライトロック状態情報を前記ディレクトリ20-i に格納する。そして、入出力コントローラ50-1 に宛てて第 I 書き込み許可メッセージを前記ネットワークに出力する。

また、メモリコントローラ40-iは、第Iデータに対してリクエストロック状態情報が前記ディレクトリ20-iに格納されているときに、第Iデータに対する更新メッセージを前記入出力コントローラ50-2から受け取った場合、主記憶部30-2のデータの値を更新メッセージで指定される値に更新する。そして、リクエストロック状態情報に代えてライトロック状態情報を前記ディレクトリ20-iに格納する。そして、入出力コントローラ50-1に宛てて第I書き込み許可メッセージを前記ネットワークに出力する。

[0095]

以上のように構成、動作することで、実施例2と同じようにデッドロックの危険性を回避することができる。

【図面の簡単な説明】

[0096]

- 【図1】従来のマルチプロセッサシステムの構成を示す図である。
- 【図2】従来技術1の動作を示すタイミングチャート図である。
- 【図3】従来技術2の動作を示すタイミングチャート図である。
- 【図4】本発明のマルチプロセッサシステムの構成を示す図である。
- 【図 5 】本発明のマルチプロセッサシステムにおける入出力コントローラの構成を示す図である。
- 【図6】本発明のマルチプロセッサシステムの動作として、ライトメッセージが連続 して発行された場合の動作を示すタイミングチャート図である。
- 【図7A】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7B】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7C】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7D】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7E】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7F】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7G】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7H】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図7I】本発明のマルチプロセッサシステムにおける入出力コントローラの動作例を説明するための図である。
- 【図8】本発明のマルチプロセッサシステムの他の構成を示す図である。
- 【図10】本発明の実施例1に係るマルチプロセッサシステムの動作として、ディレクトリの状態がCleanであった場合の動作を示すタイミングチャート図である。
- 【図11】本発明の実施例1に係るマルチプロセッサシステムの動作として、ディレクトリの状態がDirtyであった場合の動作を示すタイミングチャート図である。
- 【図12】本発明の実施例1に係るマルチプロセッサシステムの動作として、ディレクトリの状態がリクエストロック状態あるいはライトロック状態であった場合の動作を示すタイミングチャート図である。
- 【図13】本発明の実施例2に係るマルチプロセッサシステムにおける入出力コントローラの構成を示す図である。
- 【図14】本発明のマルチプロセッサシステムにおける入出力コントローラが、第 I 書き込み許可メッセージを受けた場合の動作を示すフローチャート図である。


【符号の説明】

[0097]

- 1-1~1-m プロセッサノード
- 2 ネットワーク
- 3-1~3-n 入出力ノード
- 10-i-1, 10-i-2 (i=1, 2, ..., m) 7 10-2
- 20-i (i=1, 2, ..., m) \mathcal{F}_{1}
- 30-i (i=1、2、···、m) 主記憶
- 40-i $(i=1, 2, \dots, m)$ $\forall \pm 0$

```
50-j \ (j=1, 2, ..., n)
                                                                                                                                      入出力コントローラ
                                                                                                                                     入出力セレクタ
        51-j \ (j=1, 2, \dots, n)
                                                                                                                                     入出力コントローラ
       52-j (j=1, 2, ..., n)
       60-j-1, 60-j-2 (j=1, 2, ..., n)
                                                                                                                                                                                                入出力デバイス
        71-i \ (i=1, 2, ..., n)
                                                                                                                                      セレクタ
                                                                                                                                      メッセージ格納キュー
        72 - j \quad (j = 1, 2, \dots, n)
                                                                                                                                      ライトポインタ
        7.3 - j (j = 1, 2, ..., n)
        74 - j \quad (j = 1, 2, \dots, n)
                                                                                                                                      リードポインタA
                                                                                                                                      リードポインタB
       75-j (j=1, 2, ..., n)
                                                                                                                                      許可フラグ
        76 - j \quad (j = 1, 2, \dots, n)
                                                                                                                                      開放処理ポインタ
       78 - j \quad (j = 1, 2, \dots, n)
        79 - j \quad (j = 1, 2, \dots, n)
                                                                                                                                      開放処理フラグ
 101-1~101-m プロセッサノード
 102 ネットワーク
 1 \ 0 \ 3 - 1 \sim 1 \ 0 \ 3 - n
                                                                                       入出力ノード
 1 \ 1 \ 0 - i - 1, 1 \ 1 \ 0 - i - 2 (i = 1, 2, \dots, m)
                                                                                                                                                                                                                 プロセッサ
 1 \ 2 \ 0 - i \ (i = 1, 2, \dots, m) \vec{r} \ 
1 \ 3 \ 0 - i \ (i = 1, 2, \dots, m)
                                                                                                                                     主記憶
 140-i (i=1, 2, ..., m) x=1
 150-j(j=1、2、…、n) 入出力コントローラ
 160-j-1、60-j-2 (j=1、2、…、n) 入出力デバイス
```

【書類名】図面 【図1】





	ė					
4		別の				
12 13			記つ	-		
					更新	10
10 11			更新の			プかか
9		民日			·	デージー
<u>ი</u>			完日			47
			,	画		3つのライトを処理する場合に14ステップかかる
7			更新 B	-		4 2 1
9		完 A				を処理
5			完 A			7
4		次の		更新		
ო	ライトライトライト A B C	FAFFAF A B C	更新 A			က
- 2	₹ a	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\				
	\(\(\frac{\(\carcer\exiconed{\(\carcer\exiconed{\(\carcer\exiconed{\(\carcer\exiconed{\(\carcer\exiconed{\(\carcer\exiconed{\(\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\carcer\exiconed{\\\carcer\exiconed{\\\carcer\exiconed{\\carcer\exiconed{\\\carcer\exiconed{\carcer\exiconed{\carcer\exiconed{\\carcer\exiconed{\\carcer\exiconed{\carcer\exiconed{\carcer\exiconed{\carcer\exiconed{\carcer\exiconed{\cinode\cinode\cinionea\cinode\cinode\cincar\exiconea\cincinea\cinode\ci			 		
	160-1-1; 入出カデバイス	150-1: 入出力 コントローラ	102:ネットワーク	140-1; メモリコントローラ	140-2; メモリコントローラ	

【図3】

	1	2	3	4	5	6	7	8	9	10	11
160-1-1; 入出力 デバイス	ライト A	ライトB	ライト								
150-1 ; 入出力 コントロ ー ラ		ライト A	ライト B	ライト		完了 A	完了 B				完了 C
102: ネットワーク			更新 A	更新 B	完了 A	完了 B		更新 C		完了 C	
140-1:メモリ コントロ ー ラ				更新 A	更新 B				i		
140-2:メモリ コントロ ーラ						,			更新 C		
	W	370	カライ	トを処	理す	る場合	121	1ステ	ップカ	かる	


【図4】






0					ı	原第	<u> </u>	1
	· · · · · · · · · · · · · · · · · · ·	li-	I.	1	-(ı C			52
6		で	更新	-(ıC			10	321
∞	語O 記	国	更新		7		ライトロック	1. 1.)-
		}	IIIIX .		ÿ	· .	-	 ፟፟፟፟፟፟፟/ረ−
7	11日	瀬 と に い い		77	ライトロック		10	
9	詩可 A	許可		ライトロック	77	素の		개
	विविध		44	7		lmki	├	/整-
رن د		を望り楽	塞	117				10 To
4	70	张 四	₩∀				, [3つのライトを処理する場合に10ステップかかる
۳ کل ۱۲۵	7.0	w X X					-\(\(\)\-	 - 松-
<u> </u>	<u>\bar{\bar{\bar{\bar{\bar{\bar{\bar{</u>			1	ー/יて		'`	ゲ-
1 2 3 1 2 3 1 3 4 7 5 7 7 7 7 7 7 8 6 C	ライトライトライト A B C			71/-	'			6 6
- 74								∫ຕ ້
	IL.		I		影	I		
•	À		<u> </u>	い 夏	-1に タBの状態	. 4	い夏	
K	2	1	<u> </u>	<u> </u>	구	<u> </u>	9-7-5 7-7-7-5 7-7-7-5 7-7-7-5 7-7-7-5 7-7-7-5 7-7-7-5 7-7-7-5 7-7-7-7-	
Ź	Ħ H	7		シド	3,4	E!):	3.K	
<u>∵</u> ⊮	₹	ン	Ž.	かな	が対	٠. س	が発	
60-1-1: 入出カデバイス	50-1:入出力コントローラ	2: ネットワーク	40-1:メモリコントローラ	ディフケトリ20-1に 格容されたデータ Aの状態	ディフケトリ20-1に 発さされデータBの	40-2:メモリコントローラ	ディフケトリ20-217 格をされデータ CO大態	
るべ	$\widetilde{\mathcal{D}}$	2	4	ラ桜	ラ税	4	う材	


【図7A】




【図7B】




【図7C】









[図7E]




【図7F】




【図7G】




【図7H】




【図71】






【図9】




【図10】

=				-			U, 000		
9						更新 A	n		
<u></u>			更新 A						
∞		選売 で が で で で で で で で で で で で で で							
			無数化	無数化 完了A			W, 000		
9		を 4						無効化	無数元 A
2			機 A A	養▼	∮ 4				
4						要求 A			
က			★▲				0		
2		ブイト					C, 110		
·	A A A								
	60-1-1: 入出カデバイス	50-1; 入出カコントローラ		2:ネットワーク く		40-1; メモリコントローラ	20-1:ディレクトリ	40-2; メモリコントローラ	40-3; メモリコントローラ


【図11】




【図12】



【図13】



【図14】



【書類名】要約書

【要約】

【課題】入出力コントローラが、異なるプロセッサノードを宛先とする入出力デバイスからの複数のライトメッセージを連続して処理することができるマルチプロセッサシステムを提供すること。

【解決手段】入出力コントローラがライトメッセージを受けたときに、該当するデータをメモリに保持するホームプロセッサノードに書き込み要求メッセージを発行する。書き込み要求メッセージを受け取ったプロセッサノードのメモリコントローラは、ディレクトリに格納された該当するデータの状態に基づいて一貫性処理を行い、該書き込み要求メッセージを発行した入出力コントローラに書込みの許可を示すメッセージが届くように制御する。書き込みの許可を表すメッセージを受け取った入出力ノードの入出力コントローラは、データの書込みを行うライトメッセージとして更新メッセージをホームのプロセッサノードに発行する。更新メッセージを受け取ったプロセッサノードのメモリコントローラは、主記憶部のデータを更新する。上記処理で、入出力コントローラは、入出力デバイスから複数のライトメッセージを受け取ったときに、先行するライトメッセージの進捗にかかわりなく書き込み要求メッセージを発行し、先行するライトのライトメッセージ発行が行われた後にライトメッセージを発行する。

【選択図】図4

特願2004-197296

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号 日本電気株式会社

ページ: 2/E

特願2004-197296

出願人履歴情報

識別番号

[000168285]

1. 変更年月日

2002年 7月30日

[変更理由] 名称変更

住所変更

住 所

山梨県甲府市大津町1088-3

氏 名 エヌイーシーコンピュータテクノ株式会社